微型计算机原理及其应用并行通信和并行接口8255A.ppt

微型计算机原理及其应用并行通信和并行接口8255A 并行通信和并行接口8255A 概述 Intel8255A是一种通用的可编程并行I/O接口芯片; 可由程序来改变其功能，通用性强、使用灵活; 通过8255A，CPU可直接同外设相连接，是应用最广的并行I/O接口芯片。 含3个独立的8位并行输入/输出端口A、B、C，各端口均具有数据的控制和锁存能力。 可通过编程设置各端口的工作方式和数据传送方向(入/出/双向)。 8255A的内部结构 8255A的内部结构 数据总线缓冲器：三态8位双向缓冲器，与系统数据总线连接的缓冲部件；传送数据、控制字、状态字的通道。 3个8位数据端口(PA、PB、PC)：通常PA口与PB口用作输入输出的数据端口，PC口用作数据传输或提供联络线的端口。在方式字的控制下，PC口可以分成两个4位的端口，其中PC7～PC4同端口A配合使用， PC3～PC0同端口B配合使用。 8255A的内部结构 A组、B组控制电路：这两组电路用于控制8255A的工作方式，每个控制组一方面接收来自读/写控制逻辑电路的“命令”，同时接收来自内部数据总线的“控制字”，并向与其相连的端口发出适当的控制信号。A组控制电路控制PA口和PC口高4位，B组控制电路控制PB口和PC口低4位。 读/写控制逻辑：用来管理数据、控制字和状态字的传送，接收系统总线发来的有关信号，并向A、B两组控制部件发送命令。 8255A的引脚 DIP封装，共40个引脚。 1. 连接系统总线的主要引脚 D0～D7：数据线，双向，连CPU数据总线； RESET：复位输入，接系统总线的RESET； CS*：片选控制输入，接译码器； RD*：读命令输入，接CPU的RD*或IOR*； WR*：写命令输入，接CPU的WR*或IOW*； A0，A1：片内端口地址输入，可选4个片内端口。接AB的任2位。 8255A的引脚功能 2. 连接外设端的引脚 PA0~PA7：A口外设数据线，接外设； PB0~PB7：B口外设数据线，接外设； PC0~PC7：C口外设数据线或联络线，接外设。 8255A与系统的连接示意图 8255A的工作方式 方式0——基本输入/输出方式（A、B、C口） 方式1——选通工作方式（A、B口） 方式2——双向传送方式（仅A口） 某端口工作于哪一种方式，可通过软件编程来指定。即向8255写入方式控制字来决定其工作方式。 8255A的方式0(基本输入/输出方式) 特点：8255A相当于三个独立的8位数据口。各端口既可设置为输入口，也可设置为输出口，但不能同时实现输入及输出。C端口既可以是一个8位接口，也可分为两个独立的4位接口。设置为输出口时有锁存能力，设置为输入口时无锁存能力。 适用于：无条件输入输出方式。查询输入输出方式：把A、B口作为8位数据的输入或输出口，C口的高/低4位分别定义为A、B口的控制位和状态位。 方式0输入时序： 方式0输出时序： 8255A的方式1(选通工作方式) 特点： A、B口作输入或输出口，C口分为两部分，其部分位（6位）固定用作A口、B口的选通控制信号。 C口的剩余位仍可作数据位使用。 A口、B口在作为输入和输出时的选通信号不同。 方式1的应用： 主要用于中断控制方式下的输入输出。说明：C口除部分位用作选通信号外，其余位(2位)可工作在方式0下，作为输入或输出线，用程序指定其数据传送方向。 A、B口都设为方式1输入 C口的联络信号： STB#——选通信号，由外设输入。=0时，将外设数据送入8255的输入锁存器。 A组对应PC4；B组对应PC2。 IBF——输入锁存器满信号，由8255A输出。=1时通知外设输入的数据已写入缓冲器，此时不能送下一个数据。此信号由STB#的前沿产生。CPU用IN指令取走数据后（RD#的后沿），此信号被清除。 A组对应PC5；B组对应PC1。 A、B口都设为方式1输入 C口的联络信号： INTE——中断允许，是否允许发出INTR请求。INTE =1和IBF为高电平时，允许发出INTR请求。无引出。 INTR——中断请求，由8255A输出。中断允许时，由STB#的后沿产生，向CPU请求中断，让CPU读走输入锁存器中的数据。INTR信号由RD#的前沿清除。 A组对应PC3；B组对应PC0。 方式1输入时序： A、B口都设为方式1输出 C口的联络信号： OBF#——输出缓冲器满信号，8255A输出。=0时通知外设取走数据。 A组对应PC7；B组对应PC1 ACK#——响应信号，外设输入。＝0时表示外设已从数据端口取走数据。此信号使OBF#变高。 A组对应PC6；B组对应PC2。 A、B口都设为方式1输出 C口的联络信号： INTR——ACK#上升沿产生，8