模拟集成论文集成电路新的研究方向.docVIP

集成电路新的研究方向 摘要 随着集成电路的飞速发展，半导体器件特征尺寸随着摩尔定律在不断减小。由于材料研究和生产工艺水平等多方面的限制，原有的技术知识已无法满足人们对高性能器件的需求。本文主要介绍近几年来，在高k栅极介质、FinFET、Leff等方面的研究进展，总结了这几项新研究方向下仍然面临的一些问题。 关键词 集成电路 高k栅极介质 FinFET 有效沟道长度 引言 自第一块集成电路诞生以来，微电子技术取得了飞速的发展，表现为器件特征尺寸越来越小，单块芯片上的器件越来越多。随着时间的推移，人们对器件的性能要求越来越高，同时想不断减小器件的尺寸，然而现有的技术却无法满足两方面的需求。于是，一些人开始了一些新的研究方向，以满足需求。 一、采用高k栅极介质 进入21世纪以来，IC电路线宽进一步缩小，SiO2栅介质的厚度已达到原子尺度，接近量子隧穿效应的限制。受隧道效应影响，栅漏电流随氧化层厚度减小呈指数增长，SiO2栅介质已难以满足集成度提高对器件电性能的要求，成为阻碍集成电路发展的关键。 随着器件尺寸的不断缩小，二氧化硅的厚度被要求减到２ｎｍ以下，随之产生的主要问题有： （１）漏电流的增加：随着二氧化硅膜厚的减小，漏电流就会增加。对于低功率器件，这将是不能忍受的，而且事实上，现在低功率器件的市场需求越来越大。 （２）杂质扩散：栅极、二氧化硅和硅衬底之间存在杂质的浓度梯度，所以杂质会从栅极中扩散到硅衬底中或者固定在二氧化硅中，这会影响器件的阈值电压，从而影响器件的性能。当二氧化硅的厚度减小时，杂质就更容易从栅极中扩散到硅衬底中。 而使用高k栅介质替代SiO2，可以在保证各项电参数比例关系的同时增大栅介质的物理厚度，从而达到降低栅漏电流、提高器件可靠性的目的。 通过努力，高k取代SiO2 栅介质已取得一些可喜的进步。现在研究较多的有氮化物、金属氧化物（主要包括过渡金属氧化物和ⅢA族氧化物等）以及复杂化合物等。 高k栅介质以替代二氧化硅已经成为一个研究热点，各国的研究者已经对其进行了深入的研究，取得了很多的成果，但是还有很多问题有待于解决和进一步地研究。 （１）在引入高k栅介质后，载流子的迁移率有较大幅度的下降。 （２）高介电常数介质中以及于硅衬底的界面处往往存在着固定电荷，这将会使平带电压和阈值电压发生偏移。虽然，通过引入氮的方法可以减少固定电荷，但是同时也有可能使载流子的迁移率降低。 （３）杂质的扩散问题。在超薄氧化膜中也同样存在这个问题。栅极中的杂质由于浓度梯度会扩散到高介电质或者衬底中，从而影响平带电压和阈值电压。 （４）在高介质和硅衬底（或者二氧化硅）以及栅极之间往往存在一个过渡层，这个过渡层对器件的性能有很大的影响。 二、FinFET的设计 FinFET称为鳍式场效晶体管(Fin Field-Effect Transistor；FinFET)是一种新的互补式金氧半导体(CMOS)晶体管。Fin是鱼鳍的意思，FinFET命名根据晶体管的形状与鱼鳍的相似性。 随着器件沟道长度的缩短，漏极与源极的距离也随之缩短，这样一来栅极对沟道的控制能力变差，栅极电压夹断(pinch off)沟道的难度也越来越大，如此便使亚阀值漏电（Subthrehhold leakage）现象更容易发生。 c革新的思路是基于全耗尽型沟道的理念。简单地说，全耗尽沟道技术令栅极对沟道处形成 电场的控制能力大为增强，在栅极的控制下，当器件需要处于关闭状态下时，沟道中所有的载流子均会被耗尽，这样沟道将不再具备任何导电能力，也就意味着晶体 管漏源极导电通路的彻底关闭。 FinFET的解决方法是另沟道从硅衬底表面竖起，形成垂直型的沟道结构，然后再在鳍片表面构造栅极。FinFET的鳍片厚度极薄，且其凸出的三个面均为受控面，受到栅极的控制。这样，栅极就可以较为容易的在沟道区构造出全耗尽结构，彻底切断沟道的导电通路。 但是这种技术同时也带来了新的问题。如何制造符合要求的FinFET器件便是难题之一。对电路设计者而言，FinFET技术也会带来一些变化。其中最明显的变化之一是，在试图增大管子的驱动能力时，过去简单增加线路宽度的方法在三栅中已不再 适用，FinFET器件中鳍片的高度和宽度必须保持不变，而以增加鳍片数量的方法，来增加器件的驱动能力。 有效沟道长度的概念 有效沟道长度，由于做COMS的时候，为了防止HCE（Hot Carrier effect热载流子效应），会打LDD，再加上其他很多因素，实际的NMOS和PMOS之间的通道，并不是和Poly Gate的长度一样。Leff量测方法是通过测电阻得来。 结论 随着科技的不断进步，人们对芯片性能的要求也在不断提高。由于受到现有工艺水平的约束，设计者只能提出各种新的研究方法，解决思路来满足要