实验四102251005052吴海涵.docVIP

附件三：实验报告格式 福建农林大学计算机与信息学院信息工程类实验报告 系： 网络工程 专业： 网络工程 年级： 2010 姓名： 吴海涵 学号： 102251005052 实验课程： 集成触发器 实验室号：__田404_____ 实验设备号： 3 实验时间：5月6 指导教师签字： 成绩： 实验四集成触发器 1．实验目的和要求 掌握基本RS、JK、T和D触发器的逻辑功能。 掌握触发器的功能和使用方法。 熟悉触发器之间相互转换的方法。 2．实验原理 触发器是能够存储1位二进制码的逻辑电路，它有两个互补输出端，其输出状态不仅与输入有关，而且还与原先的输出状态有关。触发器有两个稳定状态，用以表示逻辑状态“1”和“0”，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态，它是一个具有记忆功能的二进制信息存储器件，是构成各种时序电路的最基本逻辑单元。 1、基本RS触发器 图4-1为由两个与非门交叉耦合构成的基本RS触发器，它是无时钟控制低电平直接触发的触发器。基本RS触发器具有置“0”， 置“1”和保持三种功能。通常称为置“1”端，因为=0时触发器被置“1”； 为置“0”端，因为=0时触发器被置“0”。当==1时状态保持，当==0时为不定状态，应当避免这种状态。 基本RS触发器的逻辑符号见图4-1（b），二输入端的边框外侧都画有小圆,这是因为置1与置0都是低电平有效。 2、JK触发器 在输入信号为双端的情况下，JK触发器是功能完善、使用灵活和通用性较强的一种触发器。本实验采用74LS112双JK触发器，是下降边沿触发的边沿触发器。引脚逻辑图如图4-2所示： 图4-2 JK触发器的引脚逻辑图 JK触发器的状态方程为： 其中，J和K是数据输入端，是触发器状态更新的依据，若J、K有两个或两个以上输入端时，组成“与”的关系。和为两个互补输出端。通常把=0、=1的状态定为触发器“0”状态；而把=1，=0定为“1”状态。 JK触发器常被用作缓冲存储器，移位寄存器和计数器。 3、D触发器 在输入信号为单端的情况下，D触发器用起来更为方便，其状态方程为： 其输出状态的更新发生在CP脉冲的上升沿，故又称为上升沿触发的边沿触发器，触发器的状态只取决于时钟到来前D端的状态，D触发器的应用很广，可用作数字信号的寄存，移位寄存，分频和波形发生等。有很多型号可供各种用途的需要而选用。图4-3为双D（74LS74）的引脚排列图。 图4-3 D触发器的引脚排列图 3．主要仪器设备（实验用的软硬件环境） 1. 数字实验箱 1个 2. 集成电路 与非门 74LS00 1片 双JK触发器 74LS 1片双D触发器 74LS 1片4．操作方法与实验步骤 1. 验证基本 RS 触发器的逻辑功能 按图 5-1(a) 用 74LS00 组成基本 RS 触发器，’、R’接逻辑电平输出插孔，输出端 Q和 Q’接，2. 验证 D 触发器逻辑功能 将 74LS74 的 RD、SD、D 连接到逻辑开关，CP 端接单次脉冲，Q 端和 Q 端分别接，接通是电源，按照表 5-3 中的要求，改变 RD、SD、D 和 CP 的状态。在 CP 从 0 到 1 跳变时，观察输出端 Q n+1 的状态，将测试结果填入表 5-3。3. 验证 JK 触发器逻辑功能 将 74LS的 RD、SD、J 和 K 连接到逻辑开关，Q 和 Q 端分别接，CP 接单次脉冲，接通电源，按照表 5-4 中的要求，改变 RD、SD、J、K 和 CP 的状态。在 CP 从 1 到 0 跳变时，观察输出端Q n+1 的状态，并将测试结果填入表 5-4。 实验三： 7．质疑、建议、问题讨论 1、RD：直接复位端或直接置“1”端。SD：直接置位端或直接置“0”端。CP=0时，不论输入信号D 如何变化，基本触发器输入信号全为1，所以触发器保持原状态不变。 3、JK触发器：当CP=0时，不论输入信号 如何变化，基本触发器输入端全为1，所以触发器保持原状态不变。 D CP Q 原始状态 送“1” 送“0” 送“1”