双端口存储器 多模块交叉存储器 相联存储器.docVIP

双端口存储器 多模块交叉存储器 相联存储器.doc

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
由于CPU和主存储器在速度上不匹配,而且在一个CPU周期中可能需要用几个存储器字,这便限制了 高速计算,为了使CPU不至因为等待存储器读写操作的完成而无事可做,可以采取一些加速CPU和存储器之间有效传输的特殊措施 2.无冲突读写控制   当两个端口的地址不相同时,在两个端口上进行读写操作,一定不会发生冲突。当任一端口被选中 驱动时,就可对整个存储器进行存取,每一个端口都有自己的片选控制和输出驱动控制。 3.有冲突的读写控制 当两个端口同时存取存储器同一存储单元时,便发生读写冲突。为解决此问题,特设置了BUSY 标志。 由片上的判断逻辑决定对哪个端口优先进行读写操作,而暂时关闭另一个被延迟的端口。  1.CE 判断 :如果地址匹配且在CE 之前有效,片上的控制逻辑在CEL 和CER 之间进行判断来选择端口。  2.地址有效判断 :如果CE 在地址匹配之前变低,片上的控制逻辑在左、右地址间进行判断来选择端口。 多模块交叉存储器            1.存储器的模块化组织   一个由若干个模块组成的主存储器是线性编址的。   这些地址在各模块有两种安排方式:一种是顺序方式 ,一种是交叉方式 。 顺序方式 :某个模块进行存取时,其他模块不工作,某一模块出现故障时,其他模块可以照常工作, 通过增添模块来扩充存储器容量比较方便。但各模块串行工作,存储器的带宽受到了限制。 交叉方式 :地址码的低位字段经过译码选择不同的模块,而高位字段指向相应模块内的存储字。连续地址分布在相邻的不同模块内,同一个模块内的地址都是不连续的。对连续字的成块传送可实现多模块流水式并行存取,大大提高存储器的带宽。 相联存储器            1.相联存储器的基本原理  相联存储器是指其中任一存储项内容作为地址来存取的存储器。选用来寻址存储器的子段叫做关键字 。   存放在相联存储器中的项可以看成具有KEY,DATA 这样的格式。其中KEY是地址,DATA是被读写信息。   相联存储器的基本原理是把存储单元所存内容的某一部分作为检索项(即关键字项),去检索该存储器, 并将存储器中与该检索项符合的存储单元内容进行读出或写入。 2.相联存储器的组成  相联存储器由存储体、检索寄存器、屏蔽寄存器、符合寄存器、比较线路、代码寄存器、控制线路等组成。   检索寄存器 :用来存放检索字,其位数和相联存储器的存储单元位数相等。   屏蔽寄存器 :用来存放屏蔽码,其位数和检索寄存位数相同。   符合寄存器 :用来存放按检索项内容检索存储体中与之符合的单元地址,其位数等于相联存储器 的存储单元位数,每一位对应一个存储单元,位的序数即为相联存储器的单元地址。  比较线路 :把检索项和从存储体中读出的所有单元内容的相应位进行比较,如果有某个存储单元 和检索项符合,就把符合寄存器的相应位置“1”,表示该字已被检索 。   代码寄存器 :用来存放存储体中读出的代码,或者存放向存储体中写入的代码。   存储体 :由高速半导体存储器构成,以求快速存取。  在计算机系统中,相联存储器主要用于虚拟存储器中存放分段表、页表和快表;在高速缓冲存储器 中,相联存储器作为存放cache的行地址之用。这是因为,在这两种应用中,都需要快速查找 多模块交叉存储器每个模块各自以等同的方式与CPU传送信息。CPU同时访问四个模块,由存储器控制部件控制它们分时 使用数据总线进行信息传递。这是一种并行存储器结构。    下面做定量分析:我们认为模块字长等于数据总线宽度,模块存取一个字的存储周期为T,总线传送周期为τ,存储器的交叉模块数为m,为了实现流水线方式存取,应当满足? T=mτ???????? (m=T/τ称为交叉存取度) ??? 交叉存储器要求其模块数必须大于或等于m,以保证启动某模块后经mτ时间再次启动该模块时,它的上次存取操作已经完成。这样,连续读取m 个字所需的时间为 t1=T+(m-1)τ ???? 而顺序方式存储器连续读取m个字所需时间为t2=mT.交叉存储器的带宽确实大大提高了。   m=4的流水线方式存取示意图如下                                                                                                  图3.31 流水线方式存取示意图 【例4】 设存储器容量为32字,字长64位,模块数m=4,分别用顺序方式和交叉方式进行组织。存储周期 T=200ns,数据总线宽度为64位,总线传送周期τ=50ns。问顺序存储器和交叉存储器的带宽各是多少? 【解】 顺序存储器和交叉存储器连续读出m=4个字的信息总量都是: q=64位×4=256位 顺序存储器和交叉存储器连续读出4个字所需

文档评论(0)

82393aa + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档