chap56习题部分答案.docVIP

第四章 存储器和高速缓存技术 4.10 微型机系统中的存储器的层次化总体结构是如何实现的？系统在运行时存储器各层次之间如何协调？ 答：把各种速度不同、容量不同、存储技术也可能不同的存储设备分为几层，通过硬件和管理软件组成一个即有足够大的存储空间又能满足CPU存取速度要求而价格适中的整体。 1.用Cache、内存和辅存来构成层次化的存储器，按使用频度将数据分为不同的档次分放在不同的存储器中，不同层次的存储之间可互相传输。 2.Cache、内存和辅存的内容通过高速缓存技术和虚拟存储技术来自动进行转换和调度。 4.28 TLB 命中和未命中 p162 未命中 第五章 微型计算机和外设的数据传输 5.1外部设备为什么要通过接口电路和主机系统相连？存储器需要接口电路和总线相连吗？为什么？ 答：1.因为外设的功能多种多样，对于模拟量信息的外设必须要进行A/D和D/A转换，而对于串行信息的外设则必须转换为并行的信息，对于并行信息的外设还要选通。而且外设的速度比CPU慢的多，必须增加缓冲功能。只有这样计算机才能使用这些外设。而所有这些信息转换和缓冲功能均由接口电路才能完成。 2.存储器不需要接口电路和总线相连。 3.因为存储器功能单一，且速度与CPU相当。因此可直接挂在CPU总线上。 5.6什么叫端口？通常有哪几类端口？计算机对I/O端口编址时通常采用哪两种方法？在8086/8088系统中，用哪种方法对I/O端口进行编址？ 答：1.CPU和外设进行数据传输时，各类信息在接口中进入不同的寄存器，一般称这些寄存器为I/O端口。 2.有数据端口、控制端口、状态端口三类。 3.在微型计算机中通常用两种I/O端口编址方式：存储器映象寻址和I/O端口单独寻址。 4.在8086/8088系统中，用I/O端口单独寻址方式编址。 5.7为什么有时候可以使两个端口对应一个地址？ 答：因为这两个端口一个是只读端口，一个是只写端口。而CPU对一个I/O端口地址可进行读/写两种访问。如果将这两个只读和只写端口编为一个地址，则CPU对该端口地址读操作对应的是只读端口；CPU对该端口地址写操作则对应的是只写端口，互不影响。因此可以使两个单向的只读和只写端口对应一个端口地址。 5.8CPU和外设之间的数据传送方式有哪几种？实际选择某种传输方式时，主要依据是什么？ 答：1.CPU和外设之间的数据传送方式有三种：程序方式、中断方式、DMA方式。 2.主要依据是外设的情况(外设的速度和外设提供信息的方式)。 5.11设一个接口的输入端口地址为0100H，而它的状态端口地址为0104H，状态口中第5位为1表示输入缓冲区中有一个字节准备好，可输入。设计具体程序实现查询式输入。 答：DATA SEGMENT BUFFER DB 20 DUP(?) ;接收数据缓冲区 DATA ENDS CODE SEGMENT ASSUME DS:DATA，CS:CODE STAT: MOV AX，DATA ;对DS初始化 MOV DS，AX MOV DI，OFFSET BUFFER MOV DX，0104H STATIN: IN AL，DX TEST AL，20H ;测试第5位 JZ STATIN ;第5位为0继续测试 MOV DX，0100H IN AL，DX ;输入数据 MOV [DI]，AL CODE ENDS END STAT 5.17和DMA比较，中断传输方式有什么不足之处？ 答：CPU执行一次传送要花费许多与传送操作无关的指令执行等时间，另外中断传送方式不能进行数据块传送，而是按字节或字传送。 第六章 串并行通信和接口技术 6.3怎样进行奇/偶校验？如果用偶校验，现在所传输的数据中1的个数为奇数，那么，校验位应为多少？ 答：1.用奇/偶校验位对传输错误进行检测。传输时，如果用奇校验，那么使信息中1的数目(包括校验位)为奇数。即所传输的数据中1的个数为奇数，则使校验位为0；若所传输的数据中1的个数为偶数，则使校验位为1。这样奇校验时，在传输一个数据时，1的总数目总是为奇数。同样若用偶校验，信息中1的数目(包括校验位)为偶数。 2.偶校验时，所传输的数据中1的个数为奇数，则校验位应为1。 6.9什么叫波特率因子？什么叫波特率？设波特率因子为64，波特率为1200，时钟频率为多少？ 答：1.波特率因子：时钟频率和位传输率的比值。此比值必须为16、32或 64。 2.波特率：位传输率即为波特率。 3.时钟频率=波特率因子×波特率=64×1200=76800Hz。 6.11设异步传输时，每个字符对应1个起始位、7个信息位、1个奇/偶校验位和1个停止位，如果波特率为9600，则每秒钟能传输的最大字符数为多少？ 答：