印制电路板的电磁兼容问题.docVIP

印制电路板的电磁兼容问题印制电路板（ＰＣＢ）易于制造，性能可靠，价格便宜，因此广泛地应用于各种电子设备中。近年来，随着电子技术的发展，印制电路板上微处理器和逻辑电路中的时钟速率越来越快，信号的上升／下降时间越来越短，同时，板上器件密度和布线密度不断增加，印制电路板的电磁兼容问题变得日益突出。　　在电磁兼容层面分析印制电路板，要考虑三个基本问题：　　保证信号在板上可靠地传输，确保信号的完整性（Signal Integrity）；　　抑制电磁干扰ＥＭＩ的传播；　　加强防护，防止因为抗扰度不足引起灵敏度故障（Susceptibility Failure）。　　对于相对低频的信号（信号的频谱上限为100MHz），通常可以不考虑上述的问题。但是当信号波长（λ）与信号线长度（ｌ）可相互比拟时（ｌ≥０．１λ），就需要考虑印制线的几何尺寸、布线、线间间隔以及传输信号的上升、下降时间，脉冲宽度与周期等因素，以致需要用传输线理论(在某些场合需要用微波理论）来正确地分析信号的传播。　　印制电路板上的印制线通常可以用微带线或带状线模型来模拟。微带线模型由介质基片一边的导体带和基片另一边的金属接地板构成，它可用来模拟ＰＣＢ表面层的印制导线。带状线模型由上下接地导体和中间导体带构成，接地板和导体带之间是绝缘介质，它可以模拟多层ＰＣＢ中间层的印制导线。 　　一、 信号完整性　　ＰＣＢ上的信号完整性问题主要包括时延、阻抗不匹配、地弹跳（Ground Bounce)、串音等。信号完整性问题会影响电子器件的稳定工作。　　(１)信号时延：对于高频信号，传输时延应该是电路设计者考虑的最基本的问题之一。传输时延与信号线的长度、信号传输速度的关系如下：　　式中：ｃ—真空中的光速；　　εreff有效的相对电导率；　　ｌｐ—信号线的长度。 　　εreff与传输线周围介质有关，对于微带传输线来说，ε介于板的相对电导率与空气相对电导率之间。在大多数系统中，信号传输线长度是影响时钟脉冲相位差(colock skew)的最直接因素。时钟脉冲相位差是指同时产生的两个时钟信号，到达接收端的时间不同步。时钟脉冲相位差降低了信号沿到达的可预测性，如果时钟脉冲相位差太大，会在接收端产生错误的信号，如图ｌ所示。传输线时延已经成为时钟脉冲周期（Clock Cycle）中的重要部分。 图1 传输时延对信号的影响 图2 反射引起的振铃现象 　　(２)阻抗不匹配：阻抗不匹配可以由驱动源，传输线和负载的阻抗不同引起，也可由传输线的不连续例如导通孔、短截线引起，另外由于返回路径上局部电感、电容的变化，返回路径不连续也会导致阻抗不连续。这种阻抗的不匹配，会导致反射和阻尼振荡。反射会引起信号的振铃Ｒｉｎｇｉｎｇ现象，即在稳态信号上下产生的电压过冲和下冲现象，如图２所示。为了将电压的过冲／下冲限制在合理的范围内(不超出稳态值的ｌ０％～１５％)，应该遵循下面这样一个原则：信号的上升时间要小于信号在印制导线上来回引起的传输时延。即： ｔr≤２ｌp／ｔppd　　式中：ｔr—指信号的上升时间；　　ｌp—信号线的长度；　　ｔppd—信号线单位长度引起的延时。　　振铃现象可能会导致误触发，为了消除振铃现象的影响，方法之一就是等待信号稳定下来，但这又会减小系统最大可能的时钟速率。　　(３)地弹跳（Gound Bounce）：所谓地弹跳，是指在某一集成电路开关时，由于ＰＣＢ的地线以及集成电路的接地引线具有一定的电感，相应会引起器件内部地电位短暂的冲击或下降。而来自其它器件的输入驱动信号，或者由此器件输出信号所驱动的其他器件，都是以外部系统地为参考的。这种参考地电位的不一致，可能会导致器件的输入门槛或输出电平的改变，从而给高速ＰＣＢ的设计带来问题。对于电源来说，也存在类似的问题。　　(４)串音：通常可分为两部分，即公共阻抗耦合和电磁场耦合。公共阻抗耦合是因为不同信号共用公共返回路径引起的，这种耦合通常在低频时起决定作用。电磁场耦合又可分为电感耦合与电容耦合。串音属于近场问题，在ＰＣＢ０上，串音与线的长度、线的间距、线中传输信号的方向以及参考地平面的状况有关。例如地平面上的裂缝（Split）会使跨越裂缝的邻近线路的串音增加，引起信号波形畸变。 　　2 减小传导发射和辐射发射　　电磁干扰问题主要包括传导发射和辐射发射问题。电磁兼容中所谓的发射，是指“从源向外发出电磁能的现象”，与一般通信领域中人为的向外发射电磁波不同，ＰＣＢ中的发射常常是无意的。辐射发射标准通常覆盖３０ＭＨｚ～１ＧＨｚ的范围，在不久的将来将扩展至５～４０ＧＨｚ。对于传导发射，ＦＣＣ将范围限　　制在０．４５～３０ＭＨｚ，而ＣＩＳＰＲ将下限延伸０．１５ＭＨｚ。滤波是抑制传导发射的一种重要方法。对离开ＰＣ