EDA课程设计-脉冲序列检测器的设计.docVIP

摘要：脉冲序列检测器广泛应用于现代数字通信系统中,随着通信技术的发展，对多路脉冲序列信号检测要求越来越高。随着器件复杂程度的提高,电路逻辑图变得过于复杂,不便于设计。VHDL(VHSIC Hardware Description Language)是随着可编程逻辑器件的发展而发展起来的一种硬件描述语言。VHDL具有极强的描述能力,能支持系统行为级、寄存器输级和门级三个不同层次的设计。 本文针对传统的脉冲序列检测器方案,提出了一种基于FPGA的脉冲序列检测器设计的新方案，该方案基于当今通讯信息产业的发展，不断追求较低数据传输误码率，其中较为成熟的编码方法如汉明码、奇偶校验码、循环冗余码等编码技术，被广泛应用于计算机、电子通信、控制等各个领域。其中汉明码是一种能够纠正一位错码且编码效率较高的线性分组码。，、、、………………………………………………………（11） 2 序列检测器的设计特点及原理 2.1 实验设计的特点…………………………………………………………（13） 2.2 汉明码编码和译码原理…………………………………………………（14） 3 系统分析及总体设计 3.1 系统工作过程分析………………………………………………………（15） 3.2 系统工作框图……………………………………………………………（15） 3.3 功能模块的功能介绍………………………