基于FPGA的数字锁相环的研究与实现.pdfVIP

第 29卷第 8期 微 　计 　算 　机 　应 　用 Vo l29 No8 2008年 8月 M ICROCOM PU TER A PPL ICA T ION S A ug2008 基于 FPGA 的数字锁相环的研究与实现 1, 2 1, 2 1, 2 1 侯卫民 　蒋景红 　张 　骋 　蔡惠智 ( 1 2 ) 中国科学院声学所 　北京 　100 190　 中国科学院研究生院　北京 　100080 摘要 : 介绍了当前广泛应用的数字锁相环的原理和基于 FPGA 的设计方法 。针对在数字锁相环应用中 ,当滤波器 K值较小时 存在的相位抖动问题 ,提出了一种锁定检测模块的设计 ,通过仿真验证 ,该设计能够有效地抑制锁定状态下的相位抖动 。 关键词 : FPGA 　数字锁相环 　锁定检测模块 　相位调整步长 D esign on D ig ita l Pha se L ocked L oop Ba sed on FPGA HOU W eim in1, 2 , J IAN G J inghong1, 2 , ZHAN G Cheng1, 2 , CA I Hu izh i1 ( 1 In stitute of A cou stic , Ch ine se A cadem y of Science, B eij ing, 100 190 , Ch ina, 2 Gratuate Schoo l, Ch inese A cadem y of Science, B eij ing, 100190, Ch ina) A b stract: A n all digital p ha se locked loop based on FPGA is p resen tedComp ared w ith the m ethod once w idely u sed, a new modu le - p hase - locked detector is p ropo sed, wh ich can deal w ith the p rob lem of pha se j itterKey technology and imp lem en tation of the circu it is discu ssed and sim u lated Keyword s: FPGA , phase - locked loop , p ha sed - locked detector, p ha sing adju stm en t step 1　引言 ( ) 当前 ,锁相环 PLL 技术在众多领域得到了广泛的应用 。如信号处理 ,调制解调 ,时钟同步 ,倍频 ,频率 ( ) 综合等都应用到了锁相环技术 。传统的锁相环由模拟电路实现 ,而全数字锁相环 D PLL 与传统的模拟电路 实现的 PLL 相比,具有精度高且不受温度和电压影响 ,环路带宽和中心频率编程可调 , 易于构建高阶锁相环 等优点 ,并且应用在数字系统中时 ,不需 A /D 及 D /A 转换 [ 1 ] 。随着通讯技术 ,集成电路技术的飞速发展和 ( )