汉明,曼彻斯特,CRC,卷积编解码课设报告.doc

EDA课程设计 课设名称： 通信编码、传输与解码实验 课设日期： xxx——xxx 姓 名： xxx 学 号： xxx xxxxxxxxxxxxxxxxxx 信电学院电子信息工程 一、所用软硬与硬件介绍 1.1软件介绍 Quartus II 是Altera公司的综合性PLD/FPGA开发软件，支持原理图、VHDL、VerilogHDL以及AHDL（Altera Hardware Description Language）等多种设计输入形式，内嵌自有的综合器以及仿真器，可以完成从设计输入到硬件配置的完整PLD设计流程。 Quartus II可以在XP、Linux以及Unix上使用，除了可以使用Tcl脚本完成设计流程外，提供了完善的用户图形界面设计方式。具有运行速度快，界面统一，功能集中，易学易用等特点。 Quartus II支持Altera的IP核，包含了LPM/MegaFunction宏功能模块库，使用户可以充分利用成熟的模块，简化了设计的复杂性、加快了设计速度。对第三方EDA工具的良好支持也使用户可以在设计流程的各个阶段使用熟悉的第三方EDA工具。 此外，Quartus II 通过和DSP Builder工具与Matlab/Simulink相结合，可以方便地实现各种DSP应用系统；支持Altera的片上可编程系统（SOPC）开发，集系统级设计、嵌入式软件开发、可编程逻辑设计于一体，是一种综合性的开发平台。 Altera Quartus II 作为一种可编程逻辑的设计环境, 由于其强大的设计能力和直观易用的接口，越来越受到数字系统设计者的欢迎。 1.2硬件介绍 EDA实验箱示意图 性能简介： ALTERA Cyclone II EP2C35芯片，等效门数为165万门； 4x64脚核心模块扩展接口； 2片x16/32/64 Mb 16位总线FLASH芯片、2片x4/8Mb 16位总线SRAM、2片x64/128Mb 16位总线SDRAM； IIC EEPROM+专用复位芯片； 1个用于重新配置的配置按键，1个用于产生系统复位信号的系统复位按键，4个多功能按键； 8个LED用户指示灯； 1个10/100MB以太网接口，1个JTAG接口，1个AS接口，2个USB2.0接口；(8) 1个配置电路，带串行EPCS16芯片。 1950年提出的，具有纠正一位错误能力的线性分组码 它的突出特点是：编译码电路简单，易于硬件实现；用软件实现编译码算法时，软件效率高；而且性能比较好。所以我们很有必要对其进行实验探究。 曼彻斯特编码技术用电压的变化表示“0”和“1”。规定在每个码元中间发生跳变。高→ 低的跳变表示“0”，低→ 高的跳变表示为“1”，也就是用“01”表示“0”，用“10”表示“1”。每个码元中间都要发生跳变，接收端可将此变化提取出来作为同步信号，使接收端的时钟与发送设备的时钟保持一致。 CRC循环冗余码校验是利用除法及余数的原理来作错误侦测（Error Detecting）的。实际应用时，发送装置计算出CRC值并随数据一同发送给接收装置，接收装置对收到的数据重新计算CRC并与收到的CRC相比较，若两个CRC值不同，则说明数据通讯出现错误。 卷积码可以改善分组码所存在的固有缺点。卷积码是Elias等人在1955年提出的。卷积码与分组码的不同在于：它充分利用了各个信息块之间的相关性。通常卷积码记为(n，k，N)码。卷积码的编码过程是连续进行的，依次连续将每k个信息元输入编码器，得到n个码元，得到的码元中的检验元不仅与本码的信息元有关，还与以前时刻输入到编码器的信息元(反映在编码寄存器的内容上)有关。同样，在卷积码的译码过程中，不仅要从本码中提取译码信息，还要充分利用以前和以后时刻收到的码组．从这些码组中提取译码相关信息，而且译码也是可以连续进行的，这样可以保证卷积码的译码延时相对比较小。通常，在系统条件相同的条件下，在达到相同译码性能时，卷积码的信息块长度和码字长度都要比分组码的信息块长度和码字长度小，相应译码复杂性也小一些。 2.1.2 设计目的 实现汉明码、曼彻斯特码、CRC码、卷积码的编码传输解码 2.2工作原理及系统框图 通信系统框图 编解码显示流程 汉明码原理： 编码： 汉明码是一种多重（复式）奇偶检错系统。它将信息用逻辑形式编码，以便能够检错和纠错。用在汉明码中