一种10位10MSs全差分异步逐次逼近模数转换器.pdfVIP

第34卷 第6期 固体电子学研究与进展 Vo1．34，No．6 2014午 12月 RESEARCH PROGRESSOFSSE Dec．。2O14 硅 微 电 ～ 一 ～ ～ 一 种 10位 10MS／s全差分异步 逐次逼近模数转换器 张振亮 郭裕顺 (杭州 电子科技大学信息工程学院，杭州 ，310018) 稿 ，2014—0910收改稿 摘要 ：设计 了一种适用于嵌入式应用 的 1O位 10MS／s逐次逼近模拟数字转换器 。数字模拟转换器采用改进 的分段 电容阵列结构，有效地减小了电容面积和开关切换时的功耗 。电容阵列采用 中心对称技术 ，提高了电容匹 配。使用采样时钟为主时钟和异步工作方式 ，避免了高频时钟的使用，同时优化控制逻辑来提高转换速度。电平 转换模块将低 电压数字逻辑信号提升为高电平模拟信号 。采用 UMC0．11 m 1P6M CMOS工艺验证 。当采样 频率为 10MS／s、输入频率为 100kHz左右正弦信号时，信号噪声 畸变 比(sNDR)为 59．99dB，有效分辨率 (ENOB)为 9．67位 。测得最大微分非线性 (DNL)为 0．48LSB，最大积分非线性 (INL)为 0．61LSB。 关键词 ：逐次逼近模拟数字转换器 ；异步 ；全差分 ；分段 电容 中图分类号 ：TN431；TN79 2 文献标识码 ：A 文章编号 ：1000—3819(2014)06—0559—05 A 10bit10MS／sDifferentiallyAsynchronousSuccessive ApproximationAnalog-to—digitalConverter ZHANG Zhenliang GUOYushun (InformationEngineeringSchool，HangzhouDianziUniversity，Hangzhou，330018，CHN) Abstract：A 10bit10MS／ssuccessiveapproximationregisters(SAR)analog—to—digitalcon— verter(ADC)ispresented．Theuseofsplitcapacitivearrayeffectivelyreducestheareaofcapaci— torandpowerconsumption oftheswitching operations．Thecentresymmetriclayoutimproves capacitancematchingandthelinearity．Inordertoavoid theultra—high logicclock，theinternal self—timedclock generatorisimplemented，andatthesame time，optimizing thecontrollogic couldpickuptheconvertingrate．Thevoltagelevelshifterpromotesthedigitallogicvoltageto theanalogvoltage．Theprototypeisfabricatedusing0．11／,m 1P6M CM OStechnology．Atthe 10MS／sandinput100kHzsinewave，theADCachievesanSNDR(signal—to—noisedensityratio) of59．99 dB，EN0B (effectivenumberofbit) of9．67bits，DNL (differentialnonlinearity)of 一 0．47／+0．48LSB(1owersideband)and NL(integralnonlinea