TMS320C6000系列DSP的CPU与外设.ppt

TMS320C6000系列DSP的CPU与外设 TI DSP系列中文手册 第0章 引言 TMS320系列DSP概述 TMS320系列DSP发展历史 TMS320系列DSP典型应用 TMS320C6000系列DSP的应用 TMS320C6000系列DSP的特点和性能 第1章 TMS320C6000系列DSP的CPU数据通路和控制 C6000系列DSP的基本结构 中央处理单元CPU 内部存储器 存储器和外设类别 CPU通用寄存器组 数据通路的功能单元 寄存器交叉通路 第1章 TMS320C6000系列DSP的CPU数据通路和控制 存储器存取通路 数据地址通路 TMS320C6000控制寄存器 控制寄存器访问的流水线/时序 寻址模式寄存器（AMR） 控制状态寄存器（CSR） E1节拍程序计数器（PCE1） 第1章 TMS320C6000系列DSP的CPU数据通路和控制 TMS320C67x控制寄存器扩展 浮点加法器配置寄存器（FADCR） 浮点辅助配置寄存器（FAUCR） 浮点乘法器配置寄存器（FMCR） TMS320C64x控制寄存器扩展 迦罗瓦（Galois）域 Galois域多项式发生器函数寄存器（GFPGFR） TMS320C64x体系结构的扩展 第2章 TMS320C620x/C670x内部程序和数据存储器 程序存储器控制器 内部程序存储器 内部程序存储器模式 存储器映射 高速缓存（Cache） Cache结构 引导操作 DMA对程序存储器的访问控制 第2章 TMS320C620x/C670x内部程序和数据存储器 数据存储器控制器 内部数据存储器 TMS320C6201/C6204/C6205 TMS320C6701 TMS320C6202(B) TMS320C6203(B) 数据对齐 内部存储器的双CPU访问 内部存储器的DMA访问 数据端点模式 第2章 TMS320C620x/C670x内部程序和数据存储器 外围总线 字节和半字访问 CPU等待状态 CPU和DMA控制器仲裁 第3章 TMS320C621x/C671x/C64x二级内部存储器 概述 TMS320C621x/C671x/C64x高速缓存定义 TMS320C621x/C671x二级存储器 一级程序Cache(L1P) 一级数据Cache(L1D) 二级Cache(L2) TMS320C621x/C671x数据对齐 控制寄存器 第3章 TMS320C621x/C671x/C64x二级内部存储器 TMS320C64x二级存储器 一级程序Cache(L1P) 一级数据Cache(L1D) Cache缺失的流水线处理机制 存储器分组结构 存储器排序 L1D-L2写缓冲 L2 TMS320C64x数据对齐 控制寄存器 第3章 TMS320C621x/C671x/C64x二级内部存储器 L1P操作 L1D操作 读分配 L1D无效 第3章 TMS320C621x/C671x/C64x二级内部存储器 L2操作 L2的接口 L2的组织 L2的读请求 L2的写请求 L2为全SRAM模式下的L1D L1D与L2主处理器接口 L2寄存器主模式访问 外部一致性 EDMA服务 EDMA一致性 无效 第3章 TMS320C621x/C671x/C64x二级内部存储器 应用级优化 选择正确的L2 Cache大小 DMA或L2 Cache的使用 信号处理与通用处理代码的对比 第3章 TMS320C621x/C671x/C64x二级内部存储器 程序级优化 分析方法 通过选择适当的数据类型来降低存储器带宽需求 处理链 避免L1P冲突缺失 避免L1D冲突缺失 避免L1P逆操作 避免容量缺失 避免写缓冲阻塞 举例 TMS320C620x/C670x内部程序和数据存储器 TMS320C621x/C671x/C64x二级内部存储器 直接存储器访问寄存器（DMA）控制器 DMA和CPU数据访问性能 EDMA控制器 主机接口（HPI） 扩展总线 PCI 外部存储器接口 引导模式和配置 多通道缓冲串口 定时器 中断选择器和外部中断 省电逻辑 JTAG仿真设计 通用输入/输出口（GPIO） 1次1人主讲1个主题。 1次1人准备3个问题，1次6人共18个不同问题。 * * *