用Vivado-HLS实现低latency 除法器.doc

用Vivado-HLS实现低latency 除法器 George Wang – Xilinx DSP Specialist Table of Contents 1 Vivado HLS 简介 3 2 创建一个Vivado-HLS工程 4 2.1 打开Vivado HLS GUI 4 2.2 创建新工程 5 2.3 添加源文件 6 2.4 添加测试文件 8 2.5 创建solution 10 3 C Validation 12 4 C Synthesis 13 5 Explore 不同新的Solution 15 Vivado HLS 简介 Xilinx Vivado High-Level Synthesis (HLS) 工具将 C, C++,或者 SystemC 设计规范，算法转成 Register Transfer Level （RTL）实现，可综合到Xilinx FPGA。 将DSP算法快速转到RTL FPGA 实现 将C 至 RTL时间缩短 4 倍 基于 C 语言的验证时间缩短100倍 RTL 仿真时间缩短 3 倍 创建一个Vivado-HLS工程 打开Vivado HLS GUI 双击桌面上Vivado HLS GUI 图标， 或从Start All Programs Vivado version Vivado HLS GUI 打开GUI之后，Vivado-HLS