晶圆背涂粘结技术.docVIP

采用芯片粘结剂的晶圆背面涂覆工艺 ? 　　在晶圆背面涂覆工艺中采用芯片粘结剂作为浆料，将其涂覆到晶圆背面之后再烘干。其优点是同干膜方法相比成本降低20-30%，可以控制键合层厚度并且得到更高的单位时间产量。 　　数十年来，半导体产业一直都使用粘结浆料将芯片粘结到引线框架和其他基板上。通常粘结剂的涂覆采用注射器或更小的针孔，通过顶压的方法实现。某些制造商，特别是在汽车用混合电路产业，还通过丝网印刷的方法涂覆粘结剂。　　但这样做存在什么弊端呢？事实上会产生如下几个问题：　　速度—在高度竞争的半导体产业中，时间就是金钱。在某些情况下，粘结剂的涂覆会成为整个产品生产率的瓶颈因素。如果可以更快地完成粘结剂涂覆，那么就可以提高生产线运转速度，成本也会降低。原则上讲，有几种方法可以加速涂覆工艺，但到目前为止还没有本质性的改变。　　尺寸—采用传统的芯片粘结浆料，粘结剂会在芯片的四周形成一圈镶边。采用视觉指示器检测镶边的情况可以确定施放的粘结剂是否足够，并且这些在芯片四周的粘结剂还提高了芯片的剪切强度。然而，粘结剂镶边也增加了芯片占用的面积，这也意味着无论采用何种封装形式，其尺寸都必须比芯片本身大一点点。在考虑到由于浆料体积、流动性和浆 料及芯片放置位置波动带来的误差容限，这些额外的面积就变得非常显著了（图1）。由于所有的粘结剂浆料主要成分都是易于流动的树脂，因此芯片之间必须留有足够的空隙，保证溢出的树脂不会影响到周围的键合焊盘。 　　质量/可靠性—将一个芯片放置到粘结浆料点的位置是一项精细操作。必须很好地控制放置力和时间，以保证芯片背面被粘结剂完全覆盖；而且施加的力不能太大，否则粘结剂会从键合的位置挤压出来。芯片放置的水平位置也极其重要。任何残余倾斜都将在最薄的键合位置上产生较高的应力，会影响后续的引线键合工艺或影响可靠性。此外，如果不能对前面介绍的几个参数进行控制，产品的短期和长期可靠性都要受到影响。 　　改变了什么？　　由于设计人员致力于将封装变得更小更轻，以及制造企业致力于通过提高组装速度来降低封装成本，上面提到的所有问题都变得更加突出。通常的情况是解决了一个问题但同时其他问题变得更为严重。例如，可以通过采用更高精度的芯片键合机来解决芯片倾斜波动问题，但与当前的键合机相比，工艺的成本将变得更高或者速度变得更低。　　另一个趋势是将多个芯片放到一个封装内。这些芯片被相邻放置，在这种情况下，通过选择粘结剂可以优化芯片的间距。另外的可能是将芯片叠层放置。这种情况下芯片通常非常薄，并且粘结剂的厚度需要严格控制，否则无法防止粘结剂对芯片表面的污染。　　显而易见，如果可以改变传统的浆料粘结方法将具有很大的吸引力。一种已有的解决方案是采用干膜作为粘结材料，采用这种方法可以控制粘结层的厚度。或者也可以预先将干膜冲压成型或在晶圆分割成单独芯片之前粘结到晶圆背面。将这种材料粘结到引线框架上需要施加一定的热和压力，但这层粘结材料还是足够坚硬，可以避免形成芯片周围大的镶边或者造成显著的芯片倾斜。　　这种方法广泛用于芯片叠层应用，在这种情况中成本并不是一个重要的考虑因素。但不幸的是生产和应用干膜的成本都比采用浆料要高。因此，该种方法并不适合大规模生产或对成本敏感的应用。 　　采取怎样的解决方案？　　一种实用的解决方案是晶圆背面涂层（WBC）。采用WBC方法，使用的粘结剂是特别设计的浆料，可以将其涂覆到晶圆背面并烘干（图2）。这种方法具有多个优点，包括：　　● 浆料的成本比干膜低20-30%。　　● 可以根据客户要求控制键合层厚度。　　● 对镶边现象的控制与干膜产品相似。　　● 不需要采用涂覆操作，这样可以得到更高的单位时间产量。　　● 完成涂覆的晶圆可以长期存放。 　　晶圆可以粘结到传统的划片蓝膜上并采用标准机械锯进行分离（图3）。唯一需要对标准芯片键合机进行改动的地方是需要在样品台上加装加热器，这样可以保证粘结剂足够柔软可以润湿表面。 　　采用丝网印刷平台可以很快涂覆粘结层，就像在表面贴装产品线上沉积焊料浆料一样（图4）。该平台的价格比较低廉，精度足够并且重复性好，可以保证以最低的损失完全覆盖晶圆。 　　采用这样的印刷机，可以在晶圆背面以极小的厚度波动沉积同心的粘结层。如果采用漏版和刮刀的合适组合，整个流程一般需要10-15秒。根据粘结剂的性能，也可以采用乳胶丝网代替金属漏版。为了适应晶圆级漏版/丝网印刷工艺，开发了自动晶圆加载/卸载装置。现有的模块可兼容直径为300mm甚至更大的标准尺寸晶圆。这些模块直接集成到标准晶圆存储结构中，例如JEDEC标准卡盘或FOUP这些广泛为半导体工艺接受的装置。将完成涂覆的晶圆卸载之后，可以放置到卡盘/托盘上或直接送入固化炉中。典型的加载/卸载装置采用工业标准的SMEMA协