异构多处理器体系下缓冲机制研究.pdfVIP

CHN0L0GY NIFOr{MArlON 高 新 技 术 异构多处理器体系下缓冲机制研究 孔 峻 (合肥优飞信息技术有限责任公司 合肥 230051) 摘 要：嵌入式处理器不仅广泛应用于各种智能仪器中，而且作为控制接 口板卡插入到Pc机，形成 了异构的多处理器系统。本文主要研 究异构处理器间的缓冲技术 ，并针对PC—ARM之间的通讯问题，提出采用双端 口RAM作为异构处理器间的缓冲机制。在阐述了双端 口 RAM的基本原理和双端 口RAM的总线争用解决方案后，提 出了异构处理器问双端 口RAM缓冲模型，并给出了成功应用案例。在应用案 例中，给 出了双端 口RAM缓冲区的区域划分方法——循环缓冲区法和二级缓冲—— FIFO对列实现技术。 关键词 ：双端口RAM ARM 缓冲机制 缓冲 区 中图分类号：TP303 文献标识码：A 文章编号：l672--3791(2008)12(a)--0016--04 Study on Buffer Mechanism for HeterOgeneOus MuIti—Processor Architecture Ahstraet：Embedded Processorsare notonly used in intelligent instruments．butalsomade into the interface card as controlunitand plugged in PC slot．The later is called as heterogeneous processor architecture．In this paper， some buffer techniques are discussed for the heter0gene0us multi--processor architecture， and a kind of buffer mechanism with Dual--port RAM is proposed for the communication between PC hostand ARM processor．Furthermore． Dual--port RAM ’S principie and the SOIution of how to share the dual-portRAM memory arealso introduced．Then a new buffermodelbased on Dual-portSRAM isgiven and Successfully applied toa research projectasan example．In theexample，a partitioning methodforDual--portRAM buffer (called loop--buffermethod) and FIF0 queue are presented．and the communication is implemented between Windows PC and ARM processor． Key Words：Dual--portRAMlAItMlBuffer Mechanism；Buffer Area 多处理机指两个或两个以上处理机及 集成度和低价格特性 ，是构建分布式 多处 双端 口RAM 不需用任何附加逻辑电路 ，便 存储器模块构成 的并行处理机 ，通过高速 理环境的首选器件 ，使用 多个异构微处理 可构成 16位或 32位 以上的存储器系统 ，允 互连 网络连接起来 ，在统一的操作系统管 器共 同完成一个系统单元的任务 ，每个处 许 数据 高速 存取 ，最 快存取 时 间一般为 理下 ，实现指令以上级(任务级、作业级)并 理器实现一个或几个独立的模块功能 ，即 20nS，可与大多数高速处理器配合使用 ，图 行。使用多处理机是提高系统性能的有效 异构 多处理 器系统。