CMOS电路的功耗分析与降耗措施.pdfVIP

CMOs电路的功耗分析与降耗措施 CMOs电路的功耗分析与降耗措施 ation and AnalysisofCMOSCircuitsPowerDissip MeasureofPowerReduced 口 陈新民 摘 要:阐述研究CMOs电路展开功耗的必要性，分析CMOs电路功耗组成及其影响因素，并提出降低功 耗的措施。 关键词:CMOs 功耗 降低 措施 CMOs电路广泛应用于航天仪表、微型计算 到地的直流通路中产生的。短路功耗与输人信号 机、电子手表及无线通讯系统，具有功耗低、速度 的上升或下降时间、工作频率及负载等多种因素 快、抗干扰能力强、负载能力高、抗辐射、工作电压 有关。比如，当空载时短路电耗最大，而负载增大 范围宽等优点。CMOs工艺是实现超大规模集成 时短路电耗就会减小。当适当选择栅的尺寸使得 电路的主要技术。就现有CMOs电路的功耗而 输人和输出的上升或下降时间近似相等时，短路 言，即使采用目前最先进的可充电电池，仍存在电 电流功耗只占总功耗的一小部分。但在采用很大 池寿命太短或电池体积过于庞大等不足，并且功 的门驱动相对较小的负载极端情况下，短路电流 耗产生热量影响电路可靠性和电路小型化。据报 功耗所占比例将大幅度增加。 道，室温每提高1090，器件的故障率约增加一倍。 1.3 充放电功耗 降低CMOs电路功耗，可节省封装和冷却，将更多 充放电功耗是由输出逻辑电平改变时电容负 的晶体管集成一处，实现大规模集成。本文对 载的充放电现象形成的，可表示为: CMOs电路功耗组成和影响因素进行分析，提出几 n 1rFT ，二[T子;，二_;二、 几 =会IJ仔LiNNU}’dt+J-LpLUdd一 ‘01.dt 卫‘一T ‘“’‘ ‘2 ‘’一 种降低功耗的措施，旨在为研究低功耗电路提供 式中:T一一一输人脉冲重复周期，f=1./T为重复 基本的理论依据。 频率; 1CMOs电路的功耗 咖— CL通过N沟道的放电电流; 由泄漏功耗、短路功耗和充放电功耗三部分 ip— Udd通过P沟道CL的充电电流; 组成。 U0— 输出端电压 1.1 泄漏功耗 设上下两个MOS晶体管的参数完全对称一致，则 泄漏功耗是因电流泄漏引起的。泄漏电流的 大小主要取决于电路及元件制造工艺，包括MOS LN=Lp= 10， 管的体区与源、漏扩散区之间形成的寄生二极管 将、。=。d甲代入上式，积分结T)} u ‘ 的反偏电流和当栅压低于闹值电压 Ut时形成的 亚阑值电流。寄生二极管泄漏电流大小与漏扩散 PC ·编=fCLUaa2 区面积及泄漏电流密度有关，在1Fun工艺下其典 式中:CL 节点电容; 型值为1砂，亚闭值泄漏电流与Uz(栅偏压)、Ut Udd- 一电源电压; 及沟道宽长比有关，当(Uz-Ut)大于几百毫伏时， 尹一一~时钟频率。 其值可忽略不计。但随着电源电压和CMOS管闭 因此，工作频率一定时，必须设法减小电容、 值电压的下降，亚14值电流也会随