2014-2015-1-FPGA设计复习要点.docVIP

FPGA设计复习要点 一、考试题型 （请务必认真审题，仔细看清楚每个词汇、每个字母，每个标点符号！） （一）选择题（每题2分，共20分）将一个正确选项前的字母填在括号内 样题：1.在Verilog HDL语言语法规范中，下列数字的表述方式中错误的是（ ） A、3o100 B、3H100 C、32d－100 D、3sb100 参考答案（C） （二）名词解释，写出下列英文缩写的中文解释（每题2分，共10分） 样题：1.MOS: 参考答案：金属氧化物半导体 （三）填空题（每空2分，共20分） 样题1. 端口表示定义的通道为输入输出双向端口，其信号类型通常为 数据类型。 参考答案：___inout____________ 、 __net网线_____________ 2. 在case语句中，如果缺少default语句有可能在综合时生成不必要的 。 参考答案：锁存器 （四）程序改错题（共10分） （解释：共设错误点5个，每个2分） 样题1. 某同学在利用Quartus II软件进行的实验中，设计“8-3编码器”的verilog HDL程序如下： 程序编译时，提示的错误：Error (10170): Verilog HDL syntax error at 8_3decode.v(1) near text 83; expecting an identifier 参考答案：模块名称8_3decode错误，不能以数字开头。如改为decode8_3。 （其余错误略。） （五）程序设计题（40分） 解释：共四题。第1题可能是组合电路设计题，第2题可能是仿真类设计题，第3题可能为时序电路设计题，第4题为有限状态机类设计题。 二、复习要点 第一章： 1、各种名词概念（按预习要求，可能从30个中选择3-4个）； 2、HDL语言与普通软件语言的主要区别，综合器与编译器的本质区别是什么？综合包括哪些环节？综合的抽象层次有哪几种？ 3、FPGA主要开发流程 4、FPGA与CPLD的主要区别，基本构成单元是什么？ 5、FPGA开发常用的软件有哪些，何公司出品？HDL语言仿真软件有哪些？何公司出品？ 6、什么是IP核？主要包含哪几种？ 第二章 Verilog HDL语法现象基本内容 （1）模块的概念 （2）模块的命名原则 （3）端口信号名命名原则和数据类型（熟练掌握网线型变量、寄存器型变量、整型变量的基本含义和定义方法，熟练掌握存储器定义方法） （4）标识符、关键词规则 （5）理解parameter的基本含义，了解参数传递的基本含义 第三章 1、verilog过程语句两大类：always和initial。各有什么特点？用在什么场合？什么是可综合语句？ 2、块语句分类，两类块语句用在什么场合？有什么区别？能否综合？什么时候一定要用块语句？用错了有什么结果？ 顺序块begin_end 并行块fork_join 3、条件语句if_else的几种表达形式？ 第一种：if(A) begin …… end 这是一种不完整条件语句，其综合结果为：一定产生时序电路（因为条件不符合时，它具有保持功能） 第二种等参考教材P.52，要求熟练掌握其编程方法。 4、条件语句case_endcase语句 几类表达形式？（casex和casez一般了解） 要求熟练掌握P.51内容。 5、重点掌握内容： （1）什么是同步时序电路？什么是异步时序电路？在always语句的敏感信号列表中如何区分？ （2）什么是同步高电平？什么是异步低电平？什么是同步时钟使能？什么是同步置位？什么是异步清零？ （3）什么是触发器？什么锁存器？ 6、熟练掌握实用加法、减法计数器的设计方法，熟练掌握计数器的功能仿真和时序仿真？两类仿真有什么区别？ 7、熟练掌握用循环语句设计以下电路的具体方法 （1）各类时钟 （2）乘法器 （3）加法器 8、了解减法器的实现方法（建议用补码方式，把减法器变成加法器实现） 9、了解任务语句 第四章：掌握FPGA开发的常用流程，掌握功能仿真与时序仿真的含义，掌握波形图、RTL图、state状态机图等的生成方法。 第五章： 1、熟练掌握运算符的用法。 2、掌握按位逻辑操作符与逻辑运算操作符的区别？全等与等于的区别？缩位符、移位符的用法？ 3、熟练掌握并位操作符的用法，熟练掌握条件操作符的用法。 4、理解连续赋值语句目标变量的信号类型？ 5、理解用连续建模设计电路与用过程语句always建模之间的关系，从而加深对行为建模与数据流建模的认识。 6、熟练掌握例化语句的用法。 7、什么是UDP？ 8、熟练掌握编译指示语句`define、`inclu