原创力文档- 1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
- 2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
- 4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
- 5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
利用CadenceAllegro进行PCB级的信号完整性仿真33476.pdf
现代电子技术 年第 期总第 期 仿真与测试
收稿日期
利用 进行 级的信号完整性仿真
李 新
张 琳
西安电子科技大学 西安 西安大唐电信有限公司 西安
摘 要 在高速 设计过程中 仅仅依靠个人经验布线 往往存在巨大的局限性 利用 的 软件
包对电路进行 级的仿真 可以最优化线路布局 极大地提高电路设计质量 从而缩短设计周期 本文结合作者的
实际设计经验 介绍使用 的一般步骤并列举在使用过程中所发现的一些问题
关键词 高速 布线 文件转换 信号完整性仿真
随着信息宽带化和高速化的发展 以前的低速 首先 元件的焊盘名和封装名会出现问题 在
已完全不能满足日益增长信息化发展的需要 而 中合法的命名规则在 中则可能
高速 的出现将对硬件人员提出更高的要求 仅仅 不合法 例如 在 中可这样定义一个封装名
依靠自己的经验去布线 会顾此失彼 造成研发周期 但是在转换至
过长 浪费财力物力 生产出来的产品不稳定 一般 的 文 件 时 会 转 变 为
认为高速 是指其数字信号边沿上升时间小于 而在 中定义的焊盘
名
文档评论（0）