组合电路设计4.pptVIP

  1. 1、本文档共16页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  5. 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  6. 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  7. 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  8. 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
组合电路设计4.ppt

Design methods of Combinational Logic Circuits (3)K图化简,得最简与—或表达式(Logic form) (4)画出Logic map(逻辑图) Example2: 设计一个电话机信号控制电路。电路有I0(火警)、I1(盗警)和I2(日常业务)三种输入信号,通过排队电路分别从L0、L1、L2输出,在同一时间只能有一个信号通过。如果同时有两个以上信号出现时,应首先接通火警信号,其次为盗警信号,最后是日常业务信号。试按照上述轻重缓急设计该信号控制电路。要求用集成门电路74LS00(每片含4个2输入端与非门)实现。 (3)根据要求,将上式转换为与非表达式 Example3:设计一个将余3码变换成8421码的组合逻辑电路。 解:(1)根据题目要求,列Truth table(真值表) 得到Logic form逻辑表达式 (3)由逻辑表达式画出Logic map逻辑图 Summary 1.组合逻辑电路的设计步骤为: * * Design of Combinational Logic Circuits (组合逻辑电路设计) Outline: Design methods Examples Summary 主讲人:陈 龙 实际逻辑问题 Truth table 逻辑真值表 逻辑抽象 Logic form 逻辑表达式 Karnaugh map 卡诺图化简 选定器件类型 Logic gates 逻辑门 用MSI电路或PLD 将函数式变换 Logic map 逻辑电路图 组合逻辑电路的设计一般可按以下步骤进行:  ① 逻辑抽象。将文字描述的逻辑命题转换成真值表叫逻辑抽象,首先要分析逻辑命题,确定输入、 输出变量;然后用二值逻辑的0、1两种状态分别对输入、输出变量进行逻辑赋值,即确定0、1 的具体含义;最后根据输出与输入之间的逻辑关系列出Truth table(真值表) 。  ② 选择器件类型。根据命题的要求和器件的功能及其资源情况决定采用哪种器件。例如,当选用MSI组合逻辑器件设计电路时,对于多输出函数来说,通常选用译码器实现电路较方便,而对单输出函数来说,则选用数据选择器实现电路较方便。  ③ 根据真值表和选用逻辑器件的类型,写出相应的Logic form (逻辑函数表达式)。当采用SSI集成门设计时,为了获得最简单的设计结果,应将逻辑函数表达式化简,并变换为与门电路相对应的最简式。 ④ 根据逻辑函数表达式及选用的逻辑器件画出Logic map(逻辑电路图)。 工程上的最佳设计,通常需要用多个指标去衡量,主要考虑的问题有以下几个方面:  ① 所用的逻辑器件数目最少,器件的种类最少,且器件之间的连线最简单。这样的电路称“最小化”电路。 ② 满足速度要求,应使级数尽量少,以减少门电路的延迟。  ③ 功耗小,工作稳定可靠。 Example1:设计一个三人表决电路,结果按“少数服从多数”的 原则决定。 (2)用Karnaugh map (卡诺图)化简 A BC 0 00 01 1 11 10 A B C 1 1 1 1 0 0 0 0 解: (1) 列Truth table(真值表) 三人表决电路 Truth table Design Examples A B C L 0 0 0 0 0 0 1 0 0 1 0 0 1 1 1 0 0 1 0 1 1 1 1 1 1 0 0 1 0 1 1 1 Input output A BC 0 00 01 1 11 10 A B C 1 1 1 1 0 0 0 0 Logic map ≥1 L A B C (5)如果,要求用与非门实现该逻辑电路,就应将 表达式转换成与非—与非表达式: 用DeMorgan’s theorems 进行变换 画出Logic map(逻辑图) Logic map (2)由真值表写出各输出的逻辑表达式(Logic form) output input 0 0 0 1 0 0 0 1 0 0 0 1 0 0 0 1 × × 0 1 × 0 0 1 L0 L1 L2 I0 I1 I2 Truth table 解: (1) 列Truth table(真值表) (4)画

文档评论(0)

wuyouwulu + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档