数字逻辑(欧阳星明)第四章.pptVIP

* 第四章 组合逻辑电路 二 . 多输出函数的组合逻辑电路设计 　　实际问题中，大量存在着由同一组输入变量产生多个输出函数的问题，实现这类问题的组合逻辑电路称为多输出函数的组合逻辑电路。 　　设计多输出函数的组合逻辑电路时，应该将多个输出函数当作一个整体考虑，而不应该将其截然分开。 　　多输出组合电路达到最简的关键是在函数化简时找出各输出函数的公用项，使之在逻辑电路中实现对逻辑门的“共享”，从而达到电路整体结构最简。 * 第四章 组合逻辑电路 　　 解 全加器：能对两个1位二进制数及来自低位的“进位”进行相加，产生本位“和”及向高位“进位”的逻辑电路。　　全加器可用于实现两个n位数相加。如 可见，全加器有3个输入变量，2个输出函数。 　　例 1　设计一个全加器（逻辑门自选）。 * 第四章 组合逻辑电路 　　设：被加数、加数及来自低位的“进位”分别用变量Ai、Bi及Ci-1表示，相加产生的“和”及“进位”用Si和Ci表示。 　　根据二进制加法运算法则可列出全加器的真值表如下表所示。 由真值表可写出输出函数表达式： Si( Ai，Bi，Ci-1)=∑m(1,2,4,7) Ci( Ai，Bi，Ci-1)=∑m(3,5,6,7) * 第四章 组合逻辑电路 　　假定采用卡诺图化简上述函数，则可作出相应卡诺图如下图所示。 经化简后的输出函数表达式为 其中，Si 的标准“与-或”式即最简“与-或”式。 * 第四章 组合逻辑电路 　　当采用异或门和与非门构成实现给定功能的电路时，可分别对表达式作如下变换： 相应的逻辑电路图如右图所示。 　　该电路就单个函数而言，Ai、Ci均已达到最简，但从整体考虑则并非最简。 * 第四章 组合逻辑电路 　　当按多输出函数组合电路进行设计时，可对函数Ci作如下变换： 　　经变换后，Si （　　　　　　　）和Ci的逻辑表达式中有公用项  。 * 第四章 组合逻辑电路 　　经变换后，组成电路时可令其共享同一个异或门，从而使整体得到进一步简化，其逻辑电路图如下图所示。 * 第四章 组合逻辑电路 　　例2：设计一个乘法器，用于产生两个2位二进制数相乘的积。 　　式中，积项Ai×Bj (i，j = 0，1)为1位二进制数，可用两输入与门产生，即Ai×Bj 的算术值等于Ai · Bj的逻辑值。 　　解：因为两个2位二进制数相乘的积最大为一个4位二进制数，所以该电路有4个输入变量，4个输出函数。 　　设两个二进制数分别为A1A0和B1B0，相乘的积为 M3M2M1M0。按照二进制乘法运算法则，计算过程如下： * 第四章 组合逻辑电路 　　●C1为A1B0和A0B1相加产生的进位，它等于A1B0和A0B1相“与”，即：C1 = A1B0A0B1 ●C2为C1和A1B1相加产生的进位，它等于C1和A1B1相“与”，即：C2 = C1A1B1 = A1B0A0B1 　　因为两个1位二进制数相加的“和”等于对其进行“异或” 运算的结果，所以，该电路的输出函数表达式如下： 注意： 　　M0 = A0B0 　　M1 = A1B0 ⊕ A0B1 　　M2 = C1⊕ A1B1 = A1B0A0B1⊕A1B1 　　M3 = C2 = A1B0A0B1 * 第四章 组合逻辑电路 　　显然，函数M1、M2、M3有公用项A1B0和A0B1，可令其 共享相应的逻辑门。该乘法器的逻辑电路图如下图所示。 　　电路中共用了7个逻辑门。该题如果采用真值表法进行设 计，则各函数的最简“与-或”表达式之间无公用项，实现给定 功能至少需要10个逻辑门。 M0 = A0B0 M1 = A1B0 ⊕ A0B1 M2 = C1⊕ A1B1 　　 = A1B0A0B1⊕A1B1 M3 = C2 = A1B0A0B1 * 第四章 组合逻辑电路 三 . 无反变量提供的组合逻辑电路设计 　　在某些问题的设计中，为了减少各部件之间的连线，在逻辑电路的输入端只提供原变量，不提供反变量。 　　设计这类电路时，若直接用非门将原变量转换成相应的反变量，则处理结果往往是不经济的。因此，通常进行适当的变换，以便尽可能减少非门数量。 * 第四章 组合逻辑电路 　　相应逻辑电路如右图所示 　　例1 输入不提供反变量时，用与非门实现如下逻辑函数。 　　解：因为给定函数已经是最简“与-或”表达式，故可直接变换成“与非-与非”表达式 * 第四章 组合逻辑电路 如果对函数F的表达式作如下整理 ，即 　　可得到相应的逻辑