第3章 工艺基础及版图的层.ppt

第三章 CMOS集成电路工艺基础及版图设计 3.1 CMOS集成电路制造工艺简介 3.2 版图设计技术 3.3 九天软件进行版图设计 3.1 CMOS集成电路制造工艺简介 集成电路的制造工艺包括衬底外延生长、掩膜制版、光刻、掺杂、绝缘层、金属层形成等等。 CMOS工艺技术是当代VLSI工艺的主流工艺技术。它是在PMOS和NMOS工艺基础上发展起来的。其特点是将NMOS器件和PMOS器件制作在同一硅衬底上，一般可分为三类，P阱CMOS工艺、N阱CMOS工艺和双阱CMOS工艺。 3.1.1 硅栅MOS工艺简介 硅除了以单晶的形式存在外， 还以多晶的形式存在， 称为多晶硅(见图 3 - 1)。 多晶硅从小的局部区域去看， 原子结构排列整齐; 但从整体上看却并不整齐。 图 3 -2 是硅栅NMOS管的剖面结构， 多晶硅栅极的下面是很薄的一层SiO2， 称为栅氧， 两边较厚的SiO2层称为场氧化层， 主要起隔离作用。 下面就以硅栅NMOS为例， 简要介绍硅栅MOS管制造的基本工序（参照图3 -3）。 （1）对P型硅片进行氧化， 生成较薄的一层Si3N4， 然后进行光 刻， 刻出有源区后进行场氧化。 （2） 进行氧化（栅氧化）， 在暴露的硅表面生成一层严格控制的薄SiO2层。 （3） 淀积多晶硅， 刻蚀多晶硅以形成栅极及互连线图形。 （4） 将磷或砷离子注入， 多晶硅成为离子注入的掩膜（自对准）， 形成了MOS管的源区和漏区； 同时多晶硅也被掺杂， 减小了多晶硅的电阻率。 （5） 淀积SiO2， 将整个结构用SiO2覆盖起来， 刻出与源区和漏区相连的接触孔。 （6） 把铝或其它金属蒸上去， 刻出电极及互连线 3.1.2 P阱CMOS工艺简介 P阱CMOS工艺通常是在中度掺杂的N型硅衬底上首先作出P阱， 在P阱中做N管， 在N型衬底上做P管， 工艺过程的主要步骤及所用的掩膜版如图3 -4 所示。 图3 - 4 中， 右边一列画出的是左边各主要步骤用到的掩膜版图的俯视图， 左边画出的是各步骤器件的剖面图， 剖面图的上面还画出了掩膜版的侧视图， 掩膜版侧视图空心的地方表示对应于下面器件剖面图该处是透光的（空的）。 图3 -4实际上是一个反向器电路（图 3 -5）的制作过程。 掩膜版1： 用来规定P阱的形状、 大小及位置。 掩膜版2： 用于确定薄氧化层。 掩膜版3： 用来刻蚀多晶硅， 形成多晶硅栅极及多晶硅互连线。 掩膜版4： 确定需要进行离子注入形成P+的区域。 掩膜版5： 用来确定需要进行掺杂的N+区域， 由图3 -4（e）可看出它实际上是P+掩膜版的负版， 即凡不是P+的区域都进行N+掺杂， 包括NMOS管的栅区、 源区和漏区（实际上还应包括N型衬底的欧姆接触， 但图中并未画出）。 掺杂之后在硅片表面覆盖一层SiO2。 掩膜版6： 确定接触孔， 将这些位置处的SiO2刻蚀掉。 掩膜版7： 用于刻蚀金属电极和金属连线。 图3 -4（a）是反向器的版图， 图3 -6（b）是反向器的剖面图。 需要说明的是： 为了防止闩锁效应的发生， P阱必须接地， 衬底要接到UDD， 这只需在上面掩膜版4、 掩膜版5、 掩膜版6中将括号内说明的未画出的部分添加上去就可以了。 最后得到的结果是， N型衬底通过一个N+区和接触孔内的金属与UDD相连； P阱通过一个P+区和接触孔内的金属与USS相连。 3.2分层和连接 导体：这些层是导电层，因为它们能够传送信号电压。扩散层、金属层、多晶层以及阱层都属于此类。 隔离层：用于隔离的层，它在垂直方向和水平方向上将各个导电层互相隔离开来。无论是在垂直方向还是在水平方向上都需要进行隔离，以此来避免在个别电气节点之间产生“短路”现象。 接触和通孔：用于确定绝缘层上的切口（cut）。绝缘层用于分隔导体层，并且允许上下层通过切口或“接触”孔进行连接，像金属通孔或接触孔就是这类例子。在钝化层上为绑定pad开孔则是接触层的另一种情况。 注入层：这些层并不明确地规定一个新的分层或者接触，而是去定制或改变已经存在的导体层的性质。 绘图层：制版工艺所要求的最小数目的层 掩模层：生成光学掩膜 隔离层：隐含于掩模层之中 绘制的图形的方式——“多边形”（pol