锁相环路.docVIP

项目六 锁相环路 主要内容： 模块介绍 项目训练 1、模块介绍 1.1 锁相环路基本工作原理 图6-1 锁相环路的基本组成框架 鉴相器（PD）：用以比较、相位， 输出反映相位误差 的电压。 环路滤波器（LF）：用以滤除误差信号中的高频分量和噪声，提高系统稳定性。 压控振荡器（VCO）：在控制下输出相应频率。 图6-2 与的频率和相位之间的关系 两个正弦信号的频率和相位之间的关系如图6-2所示，若能保证两个信号之间的相位差恒定，则这两个信号的频率必相等。 若，则称电路处于失锁状态，和之间产生相位变化，鉴相器输出误差电压，它与瞬时误差相位成正比，经过环路滤波，滤除了高频分量和噪声而取出缓慢变化的电压，控制VCO 的角频率，去接近。最终使，相位误差为常数，环路锁定，这时的相位误差称为剩余相位误差或稳态相位误差。 1. 2 锁相环路的相位模型及性能分析 一、鉴相器(PD) 设压控振荡器的输出电压为 ωo0 是压控振荡器未加控制电压时固有振荡角频率， (o(t)是以ωo0为参考的瞬时相位， 环路输入电压为， 其相位可改写为， 则与之间的瞬时相位差为， 设鉴相器具有正弦鉴相特性，则。 二、压控振荡器(VCO) 在= 0 附近，控制特性近似线性： 可见压控振荡器是一个理想的积分器，将积分符号用微分算子p=d/dt 的 倒数表示，则得 1. 3 集成锁相环路 按电路构成分类，继承锁相环分为模拟锁相环和数字锁相环；按用途分类，集成锁相环分为通用PLL和专用PLL。 1.3.1模拟锁相环L562 图6-3 L562的原理框图及芯片图 L562的原理框图如图5-3所示。 L562内部VCO 采用射极耦合多谐振荡器电路。 设起始时V1导通、 V2截止，则VCC通过V3 、 V1向C充电，充电电流为I02 。由于V1导通时UE1≡ VCC –UBE(on) ，故C充电使UE2下降，当其下降到（ VCC – UD–UBE(on) ）时， V2导通,使UC2由VCC下降为 （ VCC – UD），致使V1截止， VCC通过V4、 V2向C反向充电，充电电流为I01 ，使UE1下降，直到引起V1重新导通、 V2又截止。 如此循环振荡频率为 1.3.2数字锁相环CC4046 锁相环CC4046为数字PLL，内有两个PD、VCO、缓冲放大器、输入信号放大与整形电路、内部稳压器等。它具有电源电压范围宽、功耗低、输入阻抗高等优点，其工作频率达1MHz，内部VCO 产生50% 占空比的方波，输出电平可与TTL电平或CMOS 电平兼容。同时，它还具有相位锁定状态指示功能。 锁相环CC4046的原理框图及芯片图如图6-4所示。 图6-4 锁相环CC4046的原理框图及芯片图 信号输入端：允许输入0.1V左右的小信号或方波，经A1放大和整形，提供满足PD要求的方波。 PDⅠ由异或门构成，具有三角形鉴相特性。它要求两个输入信号均为50%占空比的方波。当无输入信号时，其输出电压为VDD/2，用以确定VCO的自由振荡频率PDⅠ由异或门构成，具有三角形鉴相特性。它要求两个输入信号均为50%占空比的方波。当无输入信号时，其输出电压为VDD/2，用以确定VCO的自由振荡频率。通常输入信噪比以及固有频差较小时采用PD(，输入信噪比较高或固有频差较大时，采用PDⅡ 。 R1 、R2、C 确定VCO 频率范围。R1 控制最高频率，R2 控制最低频率。 R2=∞ 时，最低频率为零。无输入信号时， PDⅡ 将VCO 调整到最低频率 1.4 锁相环路的应用简介 一、锁相环路的基本特性 （1） 环路锁定时，鉴相器的两个输入信号频率相等，没有频率误差。 （2） 频率跟踪特性：环路锁定时，VCO 输出频率能在一定范围内跟踪输入信号频率的变化。 （3） 窄带滤波特性：可以实现高频窄带带通滤波。 二、锁相鉴频电路 图6-5 锁相鉴频电路原理框图 工作原理：输入为调频信号，当环路锁定后，压控振荡器的振荡频率就精确地跟踪输入调频信号的瞬时频率而变化，产生具有相同调制规律的调频信号。只要压控振荡器的频率控制特性是线性的，压控振荡器的控制电压uc(t) 就是输入调频信号的原调制信号。 要求：捕捉带 ＞ 输入调频信号的最大频偏环路带宽大于输入调频信号中调制信号的频谱宽度 三、调幅波的同步检波 图6-6锁相同步检波的原理框图 工作原理：输入为调幅信号或带有导频的单边带信号，LF的通频带很窄，使锁相环路锁定在调幅信号的载频上，这样压控振荡器就可以提供能跟踪调幅信号载波频率变化的同步信号。再利