全面量化评估锡电镀理化参数对晶须形成的影响.pdfVIP

全面量化评估锡电镀理化参数对晶须形成的影响 作者：Juergen Barthelmes 博士, Peter Kuehlkamp 博士, Florence Lagorce-Broc, Atotech Germany ；Din-Ghee Neoh ，Atotech Singapore. 随着欧盟立法委员会从2006年开始对大多数电气和电子设备执行无铅化生产政策，集成 电路/ 引线框架以及连接器产业都在迫切地寻求锡铅合金焊料的替代物。在集成电路的外部 引线电镀中，目前存在使用超薄镍/钯/金（Ni/Pd/Au ）的趋势。这是因为使用纯锡容易形成 晶须，而其它锡合金，例如锡铋、锡铜和锡银，有的同样容易形成晶须，有的存在一些技术 问题，有的由于工艺成本很高不能被接受，并且，这些金属的价格不仅非常昂贵而且容易受 市场波动影响。然而，使用镍/钯/金的封装可靠性却相对较低。为了解决这个难题，对铅锡 电镀最经济的替代技术——纯锡电镀进行深入基础和应用研究，显得具有重要的意义。 纯锡电镀工艺存在的问题 纯锡工艺容易形成晶须，主要会影响电子产业的两种应用产品：集成电路/ 引线框架和 连接器。目前，这两种应用分别采取不同的措施来减轻晶须的形成。在连接器件中，大多数 产品都采用在镍层上进行纯锡电镀的方法，而集成电路/封装产业则采用在锡电镀后进行后 烘烤（150 摄氏度/1 小时）处理的办法。 这两种方法都相当有效，因此，目前的问题转变为，如何防止在塑模过程中塑模料产生 的压力导致晶须的形成 （对连接器件而言，图 1），以及如何防止在存储阶段铜锡界面的锡 层被腐蚀导致晶须的形成（对集成电路封装，图 2 ）。后者主要是由于热、湿和电镀粘污造 成的。 图 1. 塑模后的连接器，在塑模料产生的压力作用下锡层界面上形成的晶须 图2. 在 60o/90%相对湿度环境下存储 4000 小时后电镀锡层被腐蚀 晶须形成研究描述 本研究全面比较了哑锡（matt Tin Electrolyte）和光锡（bright Tin Electrolyte） 电镀形成晶须的可能性与各种物理化学电镀参数，以及三种iNEMI/Jedec存储环境之间的相 关性。所研究的参数包括锡浓度、电流密度（CD ）、搅伴程度、镀液温度、游离甲基磺酸 o 浓度、添加剂(走位剂) 以及晶细剂（光亮剂）浓度。在此基础上，还研究了后烘烤工艺（150 C/1 小时）、以及不同厚度镍层 （没有镍层、镍镀层厚度为2微米或0.5微米）、和镍电镀液类型 （氨基磺酸镍和硫酸镍）对晶须形成的影响。样品通过最大晶须长度(MWL)和发现晶须的 概率（OR ）进行表征。 对于每项参数的研究实验都是在保证其它参数不变的情况进行的。在集成电路/ 引线框 架应用中（没有镍层），实验采用常见的 C194 作为基体材料。在连接器中对镍电镀铜管脚 进行了评估。电镀锡和镍层厚度变化都保持在正常产品允许的范围之内。电镀之后，样品按 照 NEMI 推荐条件进行存储和评估： 1．零下 55 o o C到 85 C （TCT ）循环 1000 次 2 ． 30 oC /60 ％相对湿度等温环境下放置 4000 小时 3 ． 60 oC /90%相对湿度等温环境下放置 4000 小时 存储之后对样品进行评估和量化晶须形成的倾向性。对每个样品，记录其最大晶须长度 (MWL)和晶须密度或者晶须发生概率。研究还收集了大量样品的 SEM 图片。发生概率分为 5 级，分别代表从没有晶须 （5 级）到大量晶须形成 （1 级）。参数则根据它们与晶须形成之 间的相关性进行分类。 结果评估——哑锡电镀 此评估中所选取的哑锡镀液被广泛使用在集成电路电镀以及连接器中，并且已经通过 MNC 测试和验证。此处只详细讨论集成电路电镀中的情况。 TCT循环 1000 次 ( －55 oC到 85 oC) o 没有后烘烤工艺和采用后烘烤工艺（150 C /1 小时），TCT循环 1000 次之后，哑锡实 验中没有发现长度超过 25 微米的晶须（表 1）。也就是说，相对于电镀工艺参数来说，TCT 存储条件不是那幺关键。但是，从晶须发生概率中可