第六章 组合逻辑电路.pptVIP

D C B A 00 01 11 10 11 10 01 00 1 0 1 1 1 1 1 1 0 0 ? ? ? ? ? ? _1 01 1 0 1 0 1 1 1 a …. 化简逻辑函数 显示译码器：(集成电路) 1 14 74LS49 B C BI D A e a b c d f g Ucc GND 74LS49的管脚图 消隐控制端 74LS49的功能表（简表） 输 入 输 出 显 示 DCBA BI a?g 1 0 XXXX 0000000 消隐 8421码 译码 显示字型 完整的功能表请参考教材P258。 74LS49与七段显示器件的连接： 74LS49是集电极开路，必须接上拉电阻 b f a c d e g b f a c d e g BI Q3 +5V +5V Q2 Q1 Q0 比较器的分类： （1）仅比较两个数是否相等。 （2）除比较两个数是否相等外，还要比较两个数的大小。 第一类的逻辑功能较简单，下面重点介绍第二类比较器。 例3：数字比较器 一、一位数值比较器 功能表 ?1 A B AB AB A=B A B AB AB A=B 逻辑图 逻辑符号 二、多位数值比较器 比较原则： 1. 先从高位比起,高位大的数值一定大。 2. 若高位相等，则再比较低位数，最终结果由低位的比较结果决定。 请根据这个原则设计一下：每位的比较应包括几个输入、输出？ A、B两个多位数的比较： Ai Bi 两个本位数 （AB）i-1 （A=B）i-1 （AB）i-1 低位的比较结果 （AB）i （A=B）i （AB）i 比较结果向高位输出 每个比较环节的功能表 四位集成电路比较器74LS85 A3 B2 A2 A1 B1 A0 B0 B3 B3 (AB)L (A=B)L (AB)L AB A=B AB GND A0 B0 B1 A1 A2 B2 A3 UCC 低位进位 向高位位进位 (AB)L (A=B)L (AB)L AB A=B AB * * 第六章 组合逻辑电路 §6.1 概述 §6.2 组合逻辑电路的分析方法和设计方法 §6.3几种常用的中规模组件 §6.4 利用中规模组件设计组合电路 §6.1 概述 逻辑电路 组合逻辑电路 时序逻辑电路 现时的输出仅取决于现时的输入 除与现时输入有关外还与电路原来的状态有关 研究组合电路无非是两方面的问题: 2. 已知对逻辑功能的要求,要求设计一个电路 来实现它。 1.已知电路图,要求分析清楚它的逻辑功能 分析步骤大致如下： 列出输入输出状态的真值表表并得出结论。 由给定的逻辑图 写出逻辑关系表达式 用逻辑代数或卡诺图对逻辑函数进行化简。 设计步骤大致如下： 确定实际问题的逻辑含义 列出真值表 用逻辑代数或卡诺图对逻辑函数进行化简。 写出逻辑代数式 按化简了的代数式画出逻辑图 例1： A B F §6.2 组合逻辑电路的分析方法和设 计方法 C’ C’ =A?B 半加、全加器 真值表 特点：输入相同为“0”； 输入不同为“1”。 异或门 =1 A B F C’ 0 0 0 1 B A C’ ? = C’ 若把AB分别看成一位二进数 半加器 半加器: 只考虑了本位的两个数二进制数相加, 而没有考虑低位的进位。例：74LS586 全加器: 不只是本位的两个数二进制数相加, 来自低位的进位也一起相加。 0 1 1 0 1 1 ＋ 0 0 0 1 0 1 1 0 0 0 0 0 半加 全加 =1 Bi S’ =1 Ai Ci-1 Si ?1 Ci 一位二进制全加器 全 加 器 A1 B1 C0 S1 全 加 器 A2 B2 C1 S2 全 加 器 A3 B3 C2 S3 C3 三位二进制全加器 全加器SN74LS183的管脚图 1 14 SN74H83 1an 1bn 1cn-1 1cn 1sn 2cn-1 2cn 2sn 2an 2bn Ucc GND 1 例2：选通电路。 0 1 被封锁 1 =1 B M F 2 3 4 A 1 =0 1 0 被封锁 1 特点： M=1时选通A路信号； M=0时选通B路信号。 M 2 3 4 A B 1 F 选通电路 封门 开门 例3：编码器 二进制编码器的作用：将一系列信号状态编制成二进制代码。 n个二进制代码（n位二进制数）有2n种不同的组合，可以表示2n个信号。 例3－1: BCD（8421〕编码器 8421编码器真值表 8421编码器的逻辑函数 5V 1 2 3 4 5 6 7 8 9 0 F0 F1 F2 F3 8421编码器电路 例