EDA技术试验问答题答案(基本包含).docVIP

第一章 1-1 EDA技术与ASIC设计和FPGA开发有什么关系? FPGACPLD在ASIC设计中有什么用途?利用EDA技术进行电子系统设计的最后目标是完成专用集成电路ASICFPGA和CPLD是实现这一途径的主流器件FPGA和CPLDIC，或可编程ASIC。FPGA和CPLD的应用是EDA技术有机融合SoC（片上系统）和ASIC设计，以及对自动设计与自动实现最典型的诠释。FPGA/CPLD在ASIC设计中可编程ASIC逻辑器件设计效率大为提高，上市的1-2与软件描述语言相比，VHDL有什么特点?编译器将软件程序翻译成基于某种特定CPU的机器代码，这种代码仅限于这种CPU而不能移植，并且机器代码不代表硬件结构，更不能改变CPU的硬件结构，只综合器VHDL程序转化目标是底VHDL设计程序功能描述的电路结构，不依赖于任何特定硬件环境；具有相对独立性。综合器在将VHDL(硬件描述语言)表达的电路功能转化成具体的电路结构网表过程中，具有明显的能动性和创造性，它不是机械的一一对应式的“翻译”，而是根据设计库、工艺库以及预先设置的各类约束条件，选择最优的方式完成电路结构的设计。 l-3什么是综合?有哪些类型?综合在电子设计自动化中的地位是什么?什么是综合?有哪些类型?(1)从自然语言转换到VHDL语言算法表示，即自然语言综合。(2)从算法表示转换到寄存器传输级(RegisterTransport Level，RTL)，即从行为(3)从RTL级表示转换到逻辑门(包括触发器)的表示，即逻辑综合。(4)从逻辑门表示转换到版图表示(ASIC设计)，或转换到FPGA的配置网表文件，可称为版图综合或结构综合。综合在电子设计自动化中的地位是什么?综合器具有更复杂的工作环境，综合器在接受VHDLVHDL程序转化成电路实现的相关信息。 1-4在EDA技术中，自顶向下的设计方法的重要意义是什么?在EDA技术应用中，顶向的设计方法，就是在整个设计流程中各设环节逐 1-5 IP在EDA技术的和发展中的意义是什么?IP核具有规范的接口协议良好的可移植与 1-6 叙述EDA的FPGACPLD设计流程。设计输入(原理图HDL文本编辑)综合适配时序仿真与功能仿真编程下硬件测试 OLMC（输出逻辑宏单元）有何功能?说明GAL是怎样实现可编程组合电路与时序电路的。OLMC有何功能?OLMC单元设有多种组态，可配置说明GAL是怎样实现可编程组合电路与时序电路的GAL（通用阵列逻辑器件是OLMC（输出逻辑宏单元）的编程和三种模式配置（寄存器模式复合模式简单模式组合电路与时序电路-2 什么是基于乘积项的可编程逻辑结构?GAL、CPLD之类都是基于乘积项的可编程结构PAL（可编程阵列逻辑）器件构成。 2-4 与传统的测试技术相比，边界扫描技术有何优点? 答：使用BST边界扫描规范测试不必使解释编程与配置这两个概念。基于电可擦除存储单元的EEPROM或Flash技术。CPLD一股使用此技术进行CPLD被编程后改变了电可擦除存储单元中的信息，掉电后可保存。电可擦除编程工艺的优点是编程后信息不会因掉电而丢失，但编程次数基于SRAM查找表的编程单元。编程信息是保存在SRAM中的，SRAM在掉电后编程信息立即丢失，在下次上电后，还需要重新载入编程信息。FPGA采用该种工艺。该SRAM型FPGA来说，配置次数无限在加电时可随电可擦除请参阅相关资料，并回答问题：按本章给出的归类方式，将基于乘积项的可编程逻辑结构的PLD器件归类为CPLD；将基找的编程逻辑结构的PLD器什归类为FPGA，那么，APEX系列属于什么类型PLD器件? MAX II系列又属于什么类型的PLD器?为什么?APEX(Advanced Logic Element Matrix)系列属于类型PLD器件MAX II系列属于类型的PLD器-1 归纳利用Quartus II进行VHDL文本输入设计的流程从文件输入一直到SignalTap II测试。1 建立工作库文件夹和编辑设计文件2 创建工程3 编译前设置4 全程编译5 时序仿真引脚锁定配置文件下载打开SignalTap II编辑窗口调入SignalTap II待测信号SignalTap II参数设置SignalTap II参数设置文件存盘SignalTap II测试编译下载启动SignalTap II进行采样与分析SignalTap II的其他设置和控制方法1 什么是固有延时?什么是惯性延时?固有延时(Ineal Delay)也称为惯性延时，固有延时的主要物理机制是分布电容效应。-2 δ是什么?在VHDL中，δ有什么用处?是什么? 在VHDL仿真和综合器中，默认的固有延时量它在数学上是一个无穷小量，被称为δ延时在VHDL中，δ有什么用处?VHDL仿真器和综合