单片机培训(硬件).pptVIP

unSP内核架构 unSP内核通用寄存器 通用型寄存器R1~R4 在unSP CPU（ISA1.1）中，集成了一组（4个）16位的通用寄存器：R1~R4 数据运算或传送的源及目标寄存器 配对组成一个32位的乘法结果寄存器MR 配对组成一个32位的内积结果寄存器MR unSP内核寄存器 专用型寄存器 堆栈指针寄存器SP 基址指针寄存器BP(R5) 程序计数器PC 段寄存器SR CS：代码选择字段 DS：数据选择字段 C：进位标志位 Z：零标志位 N：负标志位 S：符号标志位 SPCE061A片内存储器映射 堆栈 SPCE061A时钟电路 SPCE061A时钟电路采用晶体振荡器。右图为SPCE061A时钟电路的接线图。 外接晶振采用32768Hz。 PLL锁相环 PLL电路的作用是将系统提供的实时时钟的基频(32768Hz)进行倍频，输出系统时钟：Fosc SPCE061A的DAC 两路10DAC（DAC1、DAC2） AUD1和AUD2管脚输出 电流型DAC 0~3mA Vdd = 3.3V 0~2mA Vdd = 3.3V DAC相关寄存器 P_DAC1(读/写)(7017H) 该单元为一个带10位缓存器(DAR1)的10位D/A 转换单元(DAC1)。用于向DAR1写入或从其中读出10位数据。 ----- DAC1数据（读/写） b5~b0 b15~b6 DAC相关寄存器 P_DAC2(读/写)(7016H) P_DAC2(写)：通过此单元直接写入10位数据到10位缓存器DAR2，来锁存DAC2的输入数字量值(无符号数)。 P_DAC2(读)：从DAR2内读出10位数据。 ----- DAC2数据（读/写） b5~b0 b15~b6 DAC控制寄存器 P_DAC_Ctrl(写) (702AH) DAC音频输出方式的控制单元。第5~8位用于选择DAC输出方式下的数据锁存方式；第3、4位用来控制A/D转换方式。第1位总为‘0’ 用于双DAC音频输出。 P_DAC_Ctrl设置对照表 b3 b5 b7 00：通过读P_ADC触发ADC自动转换(缺省设置) 01：通过TimerA溢出触发A/D转换 10：通过TimerB溢出触发A/D转换 11：通过TimerATimerB的溢出触发A/D转换 00：直接将DAR2内的数据锁存到DAC2内(缺省设置) 01：通过TimerA溢出将DAR2内的数据锁存到DAC2内 10：通过TimerB溢出将DAR2内的数据锁存到DAC2内 11：通过TimerA或TimerB的溢出将DAR2内的数据锁存到DAC2内 00：直接将DAR1内数据锁存到DAC1内(缺省设置) 01：通过TimerA溢出将DAR1 内的数据锁存到DAC1内 10：通过TimerB溢出将DAR1内的数据锁存到DAC1内 11：通过TimerA或TimerB的溢 出将DAR1内的数据锁存到DAC1内 AD_Latch(写) DAC2_Latch(写) DAC1_Latch(写) b4 b6 b8 凌阳SIO串行接口 SIO为凌阳科技定义的同步串行通讯接口 1位串行接口； 1个Clock（SCK）、1个Data（SDA）; 可设地址位数，或无地址模式； SIO控制寄存器 P_SIO_Ctrl(读/写)(701EH) bit7：SIO复用脚使能； bit6：SIO读定控制； bit3 4：SIO速率设置； bit0 1：SIO地址位数设置； P_SIO_Ctrl设置对照表 数据传输速率设为CPUClk/8 X X 0 1 数据传输速率设为CPUClk/32 X X 1 1 数据传输速率设为CPUClk/4 X X 1 0 数据传输速率设为CPUClk/16(缺省设置) X X 0 0 串行设备地址设置为24位(A0~A23) 1 1 X X 串行设备地址设置为8位(A0~A7) 0 1 X X 无地址设置 1 0 X X 串行设备地址(缺省)设置为16位(A0~A15) 0 0 X X Add_Select Clk_Select 设置功能说明 b0 b1 b3 b4 P_SIO_Ctrl设置对照表 接通读/写帧的传输(默认) 0 X X 关断读/写帧的传输 1 X X 设置数据帧的读传输(默认) X 0 X 设置数据帧的写传输 X 1 X 用作普通的I/O口(默认) X X 0 设置IOB0=SCK(串行接口时钟端口)，IOB1=SDA (串行接口数据端口) 。用户不必设置IOB0和IOB1的输入输出状态。 X X 1 R/W_EN R/W