数字逻辑与系统设计考试题 B.docVIP

课 程 数字逻辑与系统设计 系 别 考 试 日 期 专业班号 . 姓 名 学 号 期中 期末 请将答案全部写在考试答题纸上。 一、判断题（10%）：（判断结果为真（T）或为假（F），每题1分） 1．在用多项式替代法进行数值转换时，不会造成转换误差 。 2．卡诺图上相邻的小方格之间仅有一个变量不同。 3．在同步时序电路中，触发器的时钟端不需要设计，直接连接外来时钟信号。 4．比较器74LS86采用超前比较电路，旨在提高电路速度。 5．在海明码中用3位校验码可以对不超过4位信息位进行校验和纠错。 6．在补码系统中，数“0”有两个补码。 7．可以用计数器74LS163实现对输入时钟除2的幂次方的分频。 8．无论是同步的或异步的时序电路，都是靠时钟端信号驱动的。 9．多余项定理在化简逻辑函数中十分有用。 10．优先权编码器74LS148的输出是四位二进制数。 二、单选题（10%）：（每小题2分，共10分） 1．若逻辑函数F = (AB+ABD)(B+CD)，则不属于使函数F为1的是 。 A．M0 B．m 3 C．m 8 D．M15 2．用译码器74LS138实现数据分配器时，是用 作为数据输入端的。 A．地址端 B．选择端 C．数据端 D．使能端 3．用四位二进制加法器74LS283构成十六位二进制加法器，则 。 A．整个电路为十六位二进制数相加的行波加法器 B．整个电路为树型结构的加法器 C．整个加法器所需总的传输延时为一个74LS283延迟时间的4倍 D．将系统的标准时钟信号连接在4个74LS283的CLK端上 4．用D触发器构成二进制串行计数器， 则每个触发器______。 A．不需要任何输入信号 B．将D端与低一位的Q端连接 C．将CLR端与低一位的Q端连接 D．将D端与本位的Q端连接 5．相邻状态分配法______。 A．首先要满足电路的输出相同 B．确定了触发器的个数 C．确保没有多余状态，就不会有挂起 D．确定了所有状态的编码 三、填空题（20%）：（每题5分，共20分） 1．十进制数202．8125所对应的十六进制数是________，八进制数74．32所对应的十进制数是________，在上述转换中________产生转换误差。 2．若有十进制数 207．13 ，则表示为8421码、2421码和余三码的分别是 ________ 、_________、_________。 3．如图所示异步脉冲时序电路的一般结构，试填出图中括号处的文字说明， 其中电路输入x的信号形式为 ③ ，且x的约束为 _ ④ 和 ⑤___。 4．在如图所示的卡诺图中，函数F的最简与或式为 ________，最简或与式为________，F(A,B,C,D)的 最小项表达式为________，最大项表达式为________。 四、已知F1 = A B + ABC (B + CD)，F2 = A⊕B⊕C⊕D 试写出： ⑴ F1 ； ⑵ F1’； ⑶ F1 ?F2 的最小项表达式； ⑷ F1 + F2的最大项表达式。（10%，10分） 五、试根据如图所示电路写出逻辑函数F（x,y,z,w）的卡诺图及最小项之和表达式。（10%，10分） 六、试用如图所示译码器74LS138设计逻辑电路， 其中：输入 B1 B0 ，A1 A0均为2位二进制数， 输出逻辑函数F2 F1 F0分别为判别输入A1 A0 比B1 B0大于、小于和等于。（10%，10分） 七、试分析如图所示脉冲异步时序电路。按分析步骤 写出具体内容。（10%，10分） 八、试化简如图所示完全确定的原始状态表。（10%，10分） 九、试分析如图所示电路的功能，画出波形图。（10%，10分） 注意：请在交卷时必须将试题一并交上，否则作零分计。 第 4 页 Z ≥1 Q3 Q2 Q1 Q0 QB QA QC QD RCO 74LS163 D C B A ENT ENP LD 题七图