- 1、本文档共6页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
优秀毕业论文,完美PDF格式,可在线免费浏览全文和下载,支持复制编辑,可为大学生本专业本院系本科专科大专和研究生学士相关类学生提供毕业论文范文范例指导,也可为要代写发表职称论文提供参考!!!
核仪表的通用多探头实时识别计数模块的设计
核仪表的通用多探头实时识别计数模块的设计
何西尧陈明秀张宏俊熊忠华
(中国工程物理研究院四川绵阳621900)
II
摘要:本设计采用cpld技术,以quartus5.0为开发平台,开发一种用于便携式的多探头实
时识别计数模块。模块实现了输入脉冲加法记数、SPI接t:/、多探头实时识别等功能,并给出了关
键的VeriIogHDL程序。
hdl
关键词:Verilogspi接口多探头脉冲计数核仪表
AModule ofMultiProbe andPulse
Counting
Design Recoglizing
Basedon nuclearinstrument
portable
HE CHEN ZHANG XIONG
xi.yao ming-xiu hongdun zhong-hua
and
(ChinaAcademyofEngineeringPhysicsInstitute,Mianyang621900)
hdl;SPIinterface;multi instrment
Keywords:Verilog proberecoglizing;pulescounting;nuclear
modulewhichisusedin nuclearinstrumenthadbeen
Abstract:Multifunction portable developed谢tll
II5.0 and modulehadrealizedthefunctionssucha8
technology,This
quartusdevelopmentplatformcpld
realtimemulti etc.The HDL had
proberecognizing,SPIinterface,pulsecounting keyVerilogprocedure
also
presented.
引言
各种不同种类的便携式核仪表的应用,实现了各种环境下的核物理测簧。在一些特定环境的测
量时,往往需要同时对多种粒子进行测量。这就需要携带多种便携式核仪表,而且由于各种仪表的
操作不尽相同,增加了操作人员的培训难度。所以,应当为便携式核仪表增加测量的灵活性通用性。
为此,在设计的仪表中通过配用不同探头测量不同射线实现通用性,而多个探头和各参数自动识别
便成为应用中的关键问题。
头,并进行测量计数的设计。
1开发平台
QuartusII开发工具是一个完整的多平台设计环境。它可以轻松满足特定设计的需要,并且提供
布局、仿真验证和编程下载以及第三方EDA工具集成在一个无缝的环境中,可以进行系统级设计、
嵌入式设计和可编程逻辑器件设计。
Quartus
II开发T具提供了完全集成,且与电路结构无关的数字逻辑设计环境,以及SOPC设计
的嵌入式系统开发平台。其主要特性如下:
tIDL、VHDL和AHDL硬件描述语言完成逻辑电路的描述和编
·可利用原理图、结构图、verilog
文档评论(0)