简易计算器报告.pdfVIP

数字系统设计实践 实验报告（四） 实验名称: 简易计算器设计 班 级: 通信113 学生姓名: 胡挺 学 号: 116040222 完成日期: 2013-06-17 1 目 录 绪论 0.1 引言摘要 3 0.2 关键词 3 一、实验任务及要求 3 1.1 设计任务及要求 3 1.2 计算器的系统组成框图 4 二、 系统设计 4 2.1 原理图输入顶层设计 4 2.2 系统总框架 5 2.3 系统各模块 6 2.4 系统各模块VHDL 语言设计 10 三、 系统测试 15 3.1 部分数据及操作结果 15 2 绪论 0.1 引言摘要 摘要：本文介绍了一个简单计算器的设计，该设计采用了现场可编程逻辑器 件FPGA 设计，并基于硬件描述语言VHDL 在Altera 公司的Quartus Ⅱ软件上实 现仿真。系统由计算部分、存储部分、显示部分和输入部分四个部分组成，计算 部分为加法器、减法器、乘法器和除法器，存储部分需要3 个存储器来实现：内 部累加器（acc）、输入寄存器（reg）以及结果暂存器（ans）。显示部分由七段 译码管组成，显示输入数字，加减乘除四个运算符按键，一个符号按键，一个等 号按键和一个清零按键，一个计数按键组成的。通过按键可以完成四位数之内的 加、减、乘、除四种功能运算，其结构简单，易于实现。 引言：计算器已经成为人们日常生活中不可缺少的一种计算工具，为我们的 生活提供了很大的方便。而随着计算机的普及，越来越多人在使用计算机，越来 越多的工作离不开计算机，可以说计算机已经成为现代社会中不可或缺的工具， 而电子计算器功能也以软件的形式进入计算机的软件世界，这不仅给人们带来了 更大的便利，更为人们引入了更快的计算速度和更强大的运算功能。 0.2 关键词 FPGA，VHDL,计算器 一、实验任务及要求 1.1 设计任务及要求 1．基本内容：设计一个简易计算器 2 ．基本要求： ①实现最大输入两位十进制数字的四则运算（加减