2.3-2.4引脚.pptVIP

* * 微机原理与接口技术 The Theory of Microcomputer and Technology of Interface * §2.3-2.4 8086的引脚信号和计算机基本组成 8086最大模式和最小模式的概念 8086工作在最大模式还是最小模式完全由硬件决定 最小模式 系统中只有8086一个微处理器 所有总线控制信号直接由8086产生 系统总线控制电路可减到最少 最大模式 相对最小模式而言 包含两个或多个微处理器，其中一个主处理器为8086 其它处理器称为协处理器，协助主处理器工作 8086系统中常用的协处理器有8087(数值运算)和8089(输入输出) * §2.2 8086/8088的引脚信号和工作模式 * 8086/8088引脚信号 最大模式与最小模式的概念 * 8086的基本引脚信号 AD15～AD0(Address Data Bus) 地址/数据复用引脚 在8088 中，A8～15是单纯的地址输出引脚 * A19/S6～A16/S3（Address/Status） 地址状态复用引脚 其中S6为0，用来指示8086/8088 当前与总线相连 S5表明中断允许标志的当前设置，若为1，表示当前允许可屏蔽中断请求；若为0，则禁止一切可屏蔽中断请求。 S4、S3合起来指出当前正在使用哪个段寄存器 8086的基本引脚信号 * BHE/S7 （Bus High Enable/Status） 高8位数据总线允许状态复用引脚 8086的引脚 BHE 输出低电平信号，表示高８位数据线上的数据有效； S7在8086中并未定义 BHE 信号和低位地址A0配合表示不同的数据传送操作。 在8086系统中，若要读/写从奇地址单元开始的一个字，需要两个总线周期。 在8088系统中，第34脚不是BHE /S7，而是被赋予另外的信号。 在最大模式时，此引脚恒为高电平； 在最小模式中，则为SS0，它和DT/R、 IO/ M一起决定了8088芯片当前总线周期的读/写动作。 8086的基本引脚信号 * NMI（Non-Maskable Interrupt）非屏蔽中断引脚 非屏蔽中断不受中断标志IF影响，不用软件屏蔽。 每当NMI引脚端输入一个上升沿触发跳变信号时，CPU就会在结束当前指令后，进入对应于中断类型号为2 的非屏蔽中断处理程序。 INTR（Interrupt Request）可屏蔽中断请求信号引脚 CPU 在执行每条指令的最后一个时钟周期会对INTR 信号进行采样 如果CPU 中的中断允许标志IF 为１，且又接收到INTR 引脚为高电平信号输入，则CPU 就在结束当前指令后，响应中断请求，进入相应的中断处理子程序。 8086的基本引脚信号 * READY——准备好信号 外设或存储器通知CPU准备好进行数据传输 下一时钟周期总线上将出现要传输的数据 TEST——测试信号 用于指令WAIT结合使用，在CPU执行该指令时，处于空转状态进行等待； 当8086的TEST引脚输入低电平有效信号时，等待状态结束，CPU继续往下执行被暂停的指令。 8086的基本引脚信号 * RD（Read）读信号引脚 RD与M/IO信号配合指出将要执行一个对内存或I/O端口的读操作。 CLK（Clock）时钟引脚 8086/8088CPU要求时钟信号的占空比为33%，时钟频率为5MHz 时钟信号为CPU总线控制逻辑电路提供定时。 MN/MX（Minimum /Maximum Mode Control）最小/最大模式控制信号引脚（输入） 最大模式及最小模式的选择控制端。 此引脚接+5V时，8086CPU处于最小模式；如接地，则CPU处于最大模式。 GND 地和VCC电源引脚 8086/8088 均使用单一+5V电源。 8086/8088CPU的第24～31 脚在最大模式和最小模式下有不同定义 8086的基本引脚信号 * 最小模式 MN/MX接+5V时，系统处于最小模式 最小模式下，8086第24~31引脚信号如下： INTA （Interrupt Acknowledge）中断响应信号 中断响应信号输出引脚，反映8086/8088CPU 是否接受外设送到INTR 引脚的中断请求信号。 INTA 信号实际上是位于连续周期中的两个负脉冲， 第一个负脉冲通知外设的接口，它发出的中断请求已允许，外设接口收到第二个负脉冲后，往数据总线上放中断类型码，从而CPU便得到了有关此中断请求的详尽信息。 ALE（Address Latch Enable）地址锁存允许信号 地址锁存允许信号输出引脚，ALE输出有效信号，表示当前在地址/数据复用总线上输出的是地址信息，地址锁存器8282/8283用ALE作锁存信号，进行地址锁存。 8086的最小模式下引脚信号 * DEN（Dat