实时数字信号处理 第6章 片上外设 PF.pptVIP

实时数字信号处理 第6章 片上外设 PF 可编程标志 48个双向可编程标志（PFx）/通用I/O引脚PF[0:47] 使用标志方向寄存器（FIOn_DIR）单独地配置为输出或者输入 配置为输出时 写标志数据寄存器（FIOn_FLAG_D）以指定PFx引脚状态 写标志置位（FIOn_FLAG_S）、标志清除（FIOn_FLAG_C）和标志切换（FIOn_FLAG_T）寄存器的状态也决定PFx引脚驱动状态 读FIOn_FLAG_*寄存器返回引脚状态 PFx引脚可配置产生一个中断 配置为输入时中断产生：高电平或低电平触发、边沿触发（由低到高或由高到低）或双边沿触发（由低到高和由高到低） 输入触发方式基于标志极性（FIOn_POLAR）、标志中断触发方式（FIOn_EDGE）和标志双边沿设置寄存器（FIOn_BOTH）的定义 PFx引脚配置成输出，并通过标志输入使能寄存器FIOn_INEN使能了该引脚的输入，则允许在该PFx引脚置位时产生中断 输出触发方式基于FIOn_POLAR各位来定义 可编程标志 两个独立的中断通道：中断A和中断B 有相同的功能， 每个中断通道关联有4个屏蔽寄存器 标志中断屏蔽数据寄存器（FIOn_MASKx_D） 标志中断屏蔽置位寄存器（FIOn_MASKx_S） 标志中断屏蔽清除寄存器（FIOn_MASKx_C） 标志中断屏蔽切换寄存器（FIOn_MASKx_T） 每个PFx引脚由这8个寄存器组中一个比特来描述 写一个1到屏蔽置位寄存器一个比特中，将能使那个引脚的中断产生 写一个1到屏蔽清除寄存器一个比特中，将禁止那个引脚的中断产生 中断屏蔽可以通过写一个1到屏蔽切换寄存器一个比特中来切换 屏蔽位可以通过写屏蔽数据寄存器来直接写入 这种机制允许每个比特产生中断A、中断B、中断A和B，或者都不产生 输入缓存器 当一个PF引脚没有使用时，可以禁止其输入缓存器，默认情况下是禁止的 可以通过FIOn_INEN来使能 可编程标志 PFx引脚是与PPI、定时器、SPI、SPORT和UART多路复用的 引脚[47:40]与PPI0的高8位复用 引脚[39:32]与PPI1的高8位复用 引脚[31:16]与UART和两个串口复用 引脚[7:0] 与SPI和定时器7:0复用 表6-16给出了这些复用的PF及其激活时的条件 表6-17显示了与PPI、定时器、和SPI多路复用的PFx引脚及其复用功能 表6-18描述了如何使用共享PF引脚的外设功能 可编程标志存储器映射寄存器 标志方向寄存器FIOn_DIR 每一个比特对应一个PFx引脚 逻辑1配置PFx引脚为输出 驱动为FIOn_FLAG_D寄存器的状态 逻辑0配置PFx引脚为输入 复位时PFx引脚配置为输入 用作输入时要设置标志输入使能寄存器中的相应位 可编程标志存储器映射寄存器 标志值寄存器FIOn_FLAG_D、FIOn_FLAG_S、FIOn_FLAG_C、FIOn_FLAG_T 检测定义为输入的PFx引脚的状态、指定定义为输出的PFx引脚的状态、清除由PFx引脚产生的中断 例如，假设PF[0]配置为输出 写0x0001到标志置位寄存器，在引脚PF[0]上驱动逻辑1，而不影响其它PFx引脚 写0x0001到标志清除寄存器，在引脚PF[0]上驱动逻辑0，而不影响其它PFx引脚 写0x0001到标志切换寄存器，切换引脚PF[0]的状态，将由逻辑1切换为逻辑0或从逻辑0切换到逻辑1 读标志置位和标志清除寄存器返回 0，若PFx引脚定义为输出，并驱动为低电平 1，若定义引脚为输出，并且驱动为高电平 定义为输入的PFx引脚的当前状态，取决于FIOn_POLAR和FIOn_EDGE的设置以及每个引脚的逻辑电平。 可编程标志存储器映射寄存器 标志屏蔽中断寄存器 通过写1置1、写1清0、写1切换寄存器互补对来实现的，使得使能或禁止一个PFx引脚的中断功能无需读-修改-写访问——或用数据寄存器来直接指定屏蔽值 表6-20给出了写一个1到一个屏蔽置位、屏蔽清零和屏蔽切换寄存器中一个位的结果 可编程标志存储器映射寄存器 标志极性寄存器FIOn_POLAR 配置标志输入源的极性 设置0表示选择高电平或上升沿有效，设置为1表示选择低电平或者下降沿有效 对定义为输出的PFx引脚无影响 标志中断触发寄存器FIOn_EDGE 配置每一个标志为电平触发或边沿触发源，复位时清0，默认为电平触发 对定义为输出的PFx引脚没有影响 标志双边沿设置寄存器FIOn_BOTH 使能在上升沿和下降沿时都产生中断 对于设置为边沿触发的PFx引脚，将使得在上升沿和下降沿都有中断产生 对定义为电平触发或作为输出的引脚无影响 标志输入使能寄存器FIOn_INEN 使能作为输入的标志引脚的输入缓冲器 当某个PFx引脚没