CMOS电路电离辐射加固设计.pdfVIP

CMOS电路电离辐射加固设计 陈桂梅董岩 东北微电子研究所(沈阳110032) 摘 要：本文从电离辐射使CMOS电路失效机理入手。进行CMOS电路的版巨加固 设计和工艺加固设计，主要对场区和栅氧化进行加固，以提高CMOS电路抗辐射能力， 使我所研制的电路抗辐射能力达到3×103 参1 Gy(Si)． 1 关键词：辐射加固CMOS 1引言 随着空间技术和国防电子技术的发展，对于航天及卫星上使用的电子元器件 提出了更高的要求，因此研究辐射加固电路就成为当今虽艰巨而又热门的课题。 当前，在集成电路芯片制造中，体硅CMOS工艺技术仍占据主导地位。体砖 CMOS电路园其具有速度快、功耗低，以及成熟的工艺技术和相对的低成本(SOS， SOl等工艺相比较)，因此在今后的～段时期内，仍将是我国集成电路的主体，对 体硅CMOS电路进行加固研究就显得十分必要与可行。 2电离辐射加固技术 众所周知．当MOS器件受到辐照时，入射粒子在其敏感部位SIO，绝缘层中 电离出大量的电子／空穴对。由于电子的迁移率远大于空穴的迁移率，在很短的 鼋j 时间，部分电子与空穴复合，其余电子在阳极上被收集，此时逃逸复合的空穴对 器件的电学性能产生很大的影响，还在SIO2中产生辐射感生陷阱电荷和在 ● sIO舶I的界面产生辐射感生界面态，导致CMOS器件阂值电压的漂移，迁移率 降低和漏电增加．从而引起器件失效。对于采用等平面隔离的CMOS集成电路， 辐射敏感区主要是厚氧化层的场区和薄氧化层的栅氧区。 2．1场匹加固 辐射的结果．使阙值电压产生漂移。对于N型场区来说，阈值电压升高，隔 离特性不受影响，对于P型场区来说，阈值电压降低，隔离特性就失去意义。因 此对二F场区加固．主要是对于P型场区加固。 陈桂梅萤岩：CMOS电路电离辐射加固设计 电离辐射对于场区主要产生漏电．故场区加固就是是避开场主要对区，在版 图设计中采用的加固方法有以下几种： 1)环形栅的采腰 由于环形栅漏形极被栅包围，避免了生长厚氧化层，可完全消除MOS器件 场区边缘的辐射寄生漏电，因此抗辐射能力主要由栅氧化层决定，这样可减少工 艺步骤。 2)加保护环 该结构就是使NMOS器件的有源区大于N+区．而在N+区和场氧之间留有一 条P型区，该P型区上的氧化层为栅氧化层。由于栅氧化具有抗辐射性能好、易 于加固的特点，使薄氧化层的表面不易反型，达到切断场区寄生沟道．提高抗辐 射性能的目的。但是以上二种版图设计的结构，给布线带来很多不利，而且使芯 片面积增大，对大规模集成电路来说，就必须折衷来解决。 对于场区加固，还可以从生产工艺上加以解决。我们都知道，电离辐射损伤 与氧化层厚度的平方成正比。因此场氧化不能生长太厚，而要达到闽值电压的要 求，就必须从生妊条十{：优化上来考虑： · 通过调整生蚝厚度 ● 调整生艮气氛，改变Hz，O2合成生长速率 ● 调接场区注入剂证，使之既能满足场开启电压的要求又能满足源漏击穿 的要求。 2．2栅氧化加固技术 辐射的另一个敏感区是薄氧化层的栅氧化层，栅氧化层加固既是提高抗辐射 能力的主要因素之一，也是最关键的技术之一。MOS器件辐射加固可以从优化 工艺条件、改进结构进行。优化工艺毗栅介质加固最受重视。 择那一种介质由具体工艺来解决。很多资料都报导，单层介质没有多层介质抗辐 射性能好，但是由于多层介质不易稳定、难以控制等因素，使多层介质的应用受 到限制。我所采用双层介质Siq，si爿。加固工艺。Si，0，膜中含有大量的电子陷 阱，它能俘获辐射诱生的电子／空穴对的电子，因此采用复合栅介质作为栅材料， 可以有效地降低氧化物电荷所引起的