DSP原理及应用实验指导.doc

DSP原理及应用实验 198 第一部分 实验系统介绍 198 第二部分 调试软件安装说明 216 第三部分 硬件安装说明 222 第四部分 5402常规实验 225 实验一 常用指令实验 225 实验二 数据存储实验 229 实验三 I/O实验 234 实验四 定时器实验 236 实验五 A/D转换实验 238 实验六 D/A转换实验 243 实验七 语音处理实验 247 实验八 键盘接口及七段数码管显示实验 254 实验九 LCD实验 256 实验十 快速傅立叶变换（FFT）算法实验 258 DSP原理及应用实验 第一部分 实验系统介绍 一、系统概述 EL-DSP-EXP III 教学系统是一种综合的教学实验系统，采用模块化分离式结构，使用灵活，方便用户二次开发，其系统组成框图如图1-1所示。通过“E_LAB”和“TECH_V”扩展总线，可以扩展声、光、机、电等不同领域的控制对象。可根据需求选用不同类型的CPU适配板，且所有CPU适配板是完全兼容的，在不需要改变任何配置情况下，更换CPU适配板即可做TI公司不同类型的DSP的相关实验。 图1-1 系统组成框图 二、硬件组成 该实验系统有丰富的硬件资源可以完成多种DSP基础实验、算法实验、控制对象实验和编解码通信实验。其硬件资源主要包括： 一组CPU板接口 两组E_LAB接口 一组TECH_V接口 一组电机控制接口 一组语音接口 语音处理单元 一组仿真器接口 D／A转换单元 数字量输入输出单元 USB单元 CPLD逻辑单元 直流电源单元 模拟信号源 音频信号源 液晶显示单元 A／D转换单元 单脉冲单元 RS232串口单元 CAN总线单元 以太网单元 I／O单元 键盘输入单元 1、CPU板接口 用来驳接不同类型的CPU板，CPU板主要由以下几个模块组成： CPU模块； 时钟模块； 复位模块； 存储器模块； CPLD模块； 扩展接口模块； 电源模块。 54X CPU板： 图1-2 54X CPU板外观和接口示意图 表1-2 接口说明 序号 1 2 3 4 5 含义 DSP JTAG接口J1 电源插口P4 复位按钮S1 扩展接口P1 FLASH写保护跳线J3 序号 6 7 8 9 10 11 含义 拨码开关SW2 CPLD下载口J4 扩展接口P3 扩展接口P2 HPI设置J2 拨码开关SW1 J1：DSP JTAG接口，符合IEEE Standard 1149.1(JTAG)标准，引脚分配如下图1-3所示（空脚是第六脚，方形焊盘是第一脚）。 图1-3 DSP JTAG接口引脚图 P4：电源插口，CPU板单独使用时，从此接口给CPU板供电，+5V，内正外负。CPU板插在实验箱底板上时，不需要从P4电源插口供电。 S1：复位按钮，按下系统复位。 J3：FLASH写保护跳线，选配置；1、2短路，不允许擦除FLASH；2、3短路，允许擦除FLASH（在配置AM29LV320 FLASH芯片时有效）。 J4：CPLD下载口，引脚分配如下图1-4所示（方形焊盘是第一脚）。 图1-4 CPLD下载口引脚图 J2：HPI设置 ，54X的HPI16的设置；1、2短接，HPI 8位模式；2、3短接，HPI 16位模式（VC5409、VC5410 CPU板有效）。 SW1：拨码开关，设置CPU的工作状态。 表1-3 SW1开关的设置 位号 ON OFF 缺省 1 HPIENA=0 不选择HPI模块功能 HPIENA=1 选择HPI模块功能 OFF 2 CLKMD3=0 CLKMD3=1 5402\5409\5416ON 5410 OFF 3 CLKMD2=0 CLKMD2=1 5402\5409\5416OFF 5410 ON 4 CLKMD1=0 CLKMD1=1 OFF 5 MP/MC=0 DSP工作微计算机方式 MP/MC=1 DSP工作微处理器方式 OFF 6 CPUCS=0 CPU板为54X系列 CPUCS=1 CPU板为2X系列 ON 1位 2位 3位 FLASH的工作状态 ON ON ON 数据空间 0~FFFF 64KX16 OFF ON ON 程序空间 0~FFFFF 1MX16 X X X 不使能 4位 LED灯D5的工作状态 ON 灭 OFF 亮 1-5 P1管脚定义 P1管脚 对应54X管脚 备注 1 GND 地 2 D0 数据线0 3 D1 数据线1 4 D2 数据线2 5 D3 数据线3 6 D4 数据线4 7 D5 数据线5 8 D6 数据线6 9 D7 数据线7 10 D8 数据线8 11 D9 数据线9 12 D10 数据线10