《数字电子技术实验课》教学大纲.docVIP

《数字电子技术实验课》教学大纲.doc

  1. 1、本文档共14页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  5. 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  6. 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  7. 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  8. 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
《数字电子技术实验课》教学大纲 课程名称: 数字电子技术 Digital electronic technology 课程编码:102011 课程类别:专业基础课 学时/学分:48/3 适用专业:电子信息工程 前言 (一)课程性质 本课程是一门入门性质的技术基础必修课。课程具有自身的体系和特点,既有很强的基础性、系统性和科学性,又有很强的实践性、先进性。通过本课程的学习,使学员掌握数字电子技术方面的基础知识、基本理论,培养学员分析、解决数字逻辑问题的基本能力,为后续电子系统专业课程的学习打下良好的基础。 : (1)能正确使用常用的电仪表、设备。 (2)能接电路图,正确的接线和查线。 ()能准确读取实验数据、观察实验现象,测绘波形曲线。 ()能整理分析实验数据,独立写出内容完整、条理清晰的实验报告。 ()能独立自主设计简单的实验电路。 1 半加器、全加器电路实验 2 2 RS、D、JK触发器及JK与D触发器的转换电路 2 3 计数器 2 4 移位寄存器及其应用 2 5 译码器及变换方式 2 6 数据选择器 2 7 集成定时器测试及应用 2 8 D/A、A/D转换器 2 实验方法与要求建议: 实验平台 考核方式及要求: 现场演示+实验报告 教学内容 实验项目一 半加器、全加器电路实验 (一)实验性质:基础性 实验类型:验证型 计划学时:2 实验分组:12组 (二)实验目的: 掌握半加器和全加器的逻辑功能及测试方法。 (三)实验的基本内容与要求 按下图连线,测试半加器的逻辑功能 按下图连线,测试全加器的逻辑功能 (四)实验仪器设备、材料: 电工电子实验台、该实验所需元器件 (五)指导书与参考资料: 数字电路实验指导书 实验项目二RS、D、JK触发器及JK与D触发器的转换电路 (一)实验性质:基础性 实验类型:验证型 计划学时:2 实验分组:12组 (二)实验目的: 1、掌握基本RS触发器、JK触发器、D触发器、T触发器的逻辑功能。 2、熟悉各类触发器之间逻辑功能的相互转换方法。 (三)实验的基本内容与要求 1、测试基本RS触发器的逻辑功能。 按下图用与非门74LS00构成基本RS触发器: 2、测试双JK触发器74LS112逻辑功能。 (1)测试、的复位、置位功能 (2)测试JK触发器的逻辑功能 (3)将JK触发器的JK端连在一起,构成T触发器。CP端输入1Hz<f<5Hz连续脉冲,用电平指示观察Q端变化情况。 3、测试双D触发器74LS74的逻辑功能 4、JK型触发器转换成D触发器 表6-1 Q 1 1→0 0→1 1→0 1 0→1 0 0 5、D型触发器转换成JK触发器 (四)实验仪器设备、材料: 电工电子实验台、该实验所需元器件 (五)指导书与参考资料: 数字电路实验指导书 实验项目三 计数器 (一)实验性质:基础性 实验类型:综合型 计划学时:2 实验分组:12组 (二)实验目的: 1、学习用集成触发器构成计算器的方法。 2、熟悉中规模集成十进制计数器的逻辑功能及使用方法。 3、学习计算器的功能扩大。 4、了解集成译码器及显示器的应用。 (三)实验的基本内容与要求 1、用74LS74D触发器构成四位二进制异步加法计数器。 (1)取二片74LS74,先把D触发器接成T’触发器。 (2)清零后,由最低位触发器的CP端逐个送入单次脉冲,观察并列表记录Q4-Q1状态。 (3)将上图电路改为低位触发器的Q端和高一位的CP端相连接,构成减法计数器,按实验内容(2)要求进行实验,观察并列表记录QD-QA状态。 2、测试74LS192十进制可逆计数器的逻辑功能。 按下表逐项测试74LS192逻辑功能,判断集成块功能是否正常。 输 入 输 出 CR CPu CPD DD DC DB DA QD QC QB QA 1 × × × × × × × 0 0 0 0 0 0 × × d c b a d c b a 0 1 ↑ 1 × × × × 加 计 数 0 1 1 ↑ × × × × 减 计 数 (1)清除(2)置数:(3)加计数(4)减计数:CR=0,=CPU=1, CPD接单次脉冲源, 3、用二片74LS192组成两位十进制加法计数器。按下图连接实验电路,数码显示为实验台七段译码器数显管,QD- QA与对应A4-A1连接。 CR=0,=CPD=1, 输入计数脉冲,进行由0-

文档评论(0)

企管文库 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档