半导体特征尺寸正在向22.docVIP

半 导体特征尺寸正在向22/15nm的等级不断缩小，传统的平面型晶体管还能满足要求吗？有关这个问题，业界已经讨论了很久。现在，决 定半导体制造技术发 展方向的历史拐点即将到来，尽管IBM和Intel两大阵营在发展方式上会有各自不同的风格和路线，但双方均已表态称在15nm级别制程启用全耗尽型晶体 管（FD:Fully Depleted）技术几乎已成定局，同时他们也都已经在认真考虑下一步要不要将垂直型晶体管(即立体结构晶体管)制造技术如三门晶体管，finFET等 投入实用。 据 Intel的制程技术经理Mark Bohr表示，Intel对部分耗尽型（PD:Partliy Depleted）CMOS技术能否继续沿用到15nm制程节点感到“非常悲观”。但他同时表示，虽然只有SOI技术才可以在保留传统平面晶体管结构的条 件下应用FD技术；但是体硅制程也并非无可救药，采用三门或者FinFET等立体晶体管结构技术，便可以在体硅或者SOI上满足关键尺寸进一步缩小的需 求，一样也可以制造出FD MOSFET。 Gartner的分析师Dean Freeman则表示，目前半导体业界所面临的情况与1980年代非常类似，当时业界为了摆脱面临的发展瓶颈，开始逐步采用CMOS技术来制造内存和逻辑芯片，从而开创了半导体业界的新纪元。 栅极宽度不断减小所带来的负面效应越来越明显。首先,为了消除短通道效应，人们不得不向沟道中掺杂磷，硼等杂质元素，这便导致管子门限电压Vt的上升，同 时还降低了沟道中电子流动的速度，造成管子速度的下降。而且用来向沟道中掺杂杂质的离子注入工艺也存在很难控制的问题，很容易造成管子门限电压过大等不良 结果。  其次,传统的SiGe PMOS硅应变技术也开始面临瓶颈，在32nm制程节点中,漏源两极中掺杂的锗元素含量已经占到了40%左右,很难再为沟道原子提供更高级别的应变. 其三,栅极氧化物的厚度方面也将出现发展瓶颈问题.IBM研发中心的高管Bruce Doris表示,栅极氧化物厚度减薄的速度已经跟不上栅极宽度缩小的步伐. 其它一些平面型晶体管所面临的问题也将越来越难解决.工作电压的不断升高,使芯片的功耗控制变得越来越困难;而且关键尺寸的缩小还会导致漏/源极电阻的不断增大. 那么业界有什么策略来应对这些挑战呢？ Intel的战略：22nm仍采用传统技术，15nm可能转向三门结构 据Intel表示，在下一代22nm制程产品中，他们仍将继续采用传统基于体硅的平面型晶体管结构（此前曾有传言称 Intel会在22nm制程中转向立体结构的三门晶体管技术），他们计划于2011年底正式推出22nm制程技术。而在今年的9月份，Intel已经展示 过一款采用22nm制程技术制造的SRAM芯片，这种芯片的存储密度为364Mb，内含29亿个晶体管，并且采用了Intel第三代gate-last HKMG制程技术，门极绝缘层和金属栅极的主要部分在制造工序的最后几个工步制造成型，避开前面的高温退火工步（45/32nm中使用的前代技术则只有金 属栅极才在最后几个工步制造成型）。 至于15nm制程节点，Bohr表示，Intel目前正在考虑在15nm制程节点上要采用哪些新的制程技术以满足要 求，他认为：“全耗尽技术对降低芯片的功耗非常有效。”不过 Intel目前也在考虑除此之外的多种可行性方案，比如是转向三门晶体管技术(三门技术其实与IBM的双门finFET同属finFET型晶体管，但由于 对手将其双门技术命名为finFET，因此Intel便根据自己的finFET技术特点将其命名为三门技术)，或者是转向全耗尽+平面型晶体管技术等等。 据Bohr表示，Intel会在六个月之内就15nm制程节点将采用哪一种新技术做出决定。 此前据Intel前技术经理Scott Thompson预计，Intel最终会选择采用三门结构晶体管制程，而其它的厂商则会因为FinFET结构的制程工艺复杂性而对FinFET望而却步。Scott Thompson现在的职位是在佛罗里达大学任教。 按Intel的脾气，他们一向对SOI工艺保持抗拒的态度。不过Bohr表示：“我们要找的是一种性价比最高的方案，不管是SOI或者其它的什么技术，只要某种技术能够带来额外的性能提升或较低的功耗，那么我们就会采用这些技术。” IBM阵营的战略：22nm有可能转向FD-ETSOI，15nm可能启用finFET结构 IBM阵营方面，与Intel不同，尽管有可能后延到15nm制程节点时间段，但IBM公司已经开始考虑要在22nm制程节点便开始使用FD-SOI技 术。这种工艺仍然基于传统的平面型晶体管结构，不过这种工艺的SOI层厚度则非常薄，这样便可以采用全耗尽工艺，能够显著减小短通道效应(