EDA实验全加器.docVIP

全加器 实验目的： 1、设计一个全加器。 2、熟悉和掌握FPGA开发软件Quartus II的使用方法。 3、了解掌握用VHDL语言以不同的方式编程方法。 4、掌握电路设计仿真和硬件下载的方法。 实验器材 SOPC实验箱 计算机（装有Quartus II 7.0软件） 实验预习 阅读SOPC实验箱的相关资料，了解实验箱的使用方法。 预习Quartus II7.0基本使用方法，熟悉实验操作流程。 书写预习报告，必须有完整的VHDL设计程序及实验步骤。 实验原理 1、1位全家器能实现2个二进制数含进位位的加法，其逻辑功能真值表如表-1，电路原理图如图1.0所示 表-1 1 位全加器逻辑功能真值表 A B Cin Sum Cout 0 0 0 0 0 1 0 0 1 0 0 1 0 1 0 1 1 0 0 1 0 0 1 1 0 1 0 1 0 1 0 1 1 0 1 1 1 1 1 1 图1.0 1 位全加器电路 实验内容 设计一个全加器，实现全家器的逻辑功能。其输入由三位拨码开关提供，输出由五路LED指示，其中两路显示输出结果，另外三路显示输入拨码开关的状态。 注意：实验箱上的LED指示灯，低电位时亮，高电位时灭，注意电路最后的输出逻辑转换。 一、使用QUARTUS II建立工程 1、打开QUARTUS II软件并建立工程 选择 开始程序Quartus II 7.0 Quartus II 7.0(32-Bit)打开Quartus II 7.0软件。也可以直接点击桌面上的Quartus II 7.0（32-Bit）图标打开Quartus II 7.0，软件界面如图1.1所示。 图1.1 Quartus II界面 2、在图1.1中选择 FileNew Project Wizard来新建一项工程。在本实验指导书中，任何一个实验都是包含于一个项目中。同时要区别“New Project Wizard”与“New”的关系，“New”是新建项目内的子文件用。 图1.2 新建工程向导说明对话框 3、弹出如图1.2所示新建工程向导说明对话框，从中可以了解我们要完成任务，其中包括： a.指定项目目录，名称和顶层实体。 b.指定项目设计文件。 c.指定该设计的Altera器件系列。 d.指定用于该项目的其他EDA工具。 e.项目信息报告。 1)在图1.2中单击Next进入图1.3所示的新建工程路径、名称、顶层实体对话框。任何一项设计都是一项工程，必须首先为此工程建立一个放置此工程相关的所有文件的文件夹，此文件夹放置所有与此工程相关的文件，为默认的设计工作库。 一般，不同的设计项目最好放在不同的文件夹中，而同一工程的所有文件都必须放在同一文件夹中。实验过程中，我们统一要求，大家在计算机的最后一个盘内，存放自己的设计。如电子A0511班1号，则在计算机的最后一个盘内新建一个文件夹：E:\VHDL\A051101\addf_xdg中(xdg为姓名首字母)，本实验存放在E:\VHDL\A051101\addf_xdg。同时注意，存放目录中最好不要出现中文。 图1.3 新建工程路径、名称、顶层实体对话框 在图1.3中，第一栏用于指定工程所在的工作库文件夹；第二栏用于指定工程名，也可以直接用顶层文件的实体名作为工程名（建议使用）；第三栏用于指定顶层文件实体名。 2)在图1.3中单击Next进入图1.4所示的添加文件对话框。本设计为新建项目，暂时不添加文件，直接进入下一步。 图1.4 添加文件对话框 3)在图1.4中单击Next进入图1.5所示指定目标器件对话框。在此我们选择的是PowerSOPC-2C35核心板上的Cyclone II系列的FPGA EP2C35F672C8。我们可以利用右边的过滤器栏(Filters)快速选择。 图1.5 指定目标器件对话框 4)选定以后，在图1.5中单击Next进入图1.6所示的指定EDA工具对话框。本实验只使用Quartus II的集成环境进行开发，不使用第三方EDA工具，所以不需要修改，直接点“Next”。 图1.6 指定EDA工具对话框 图1.7 工程信息报告对话框 5)在图1.6中单击Next进入图1.7工程信息报告对话框。可以看到工程配置信息报告。单击Finish,完成新建工程的建立。 建立图形设计文件，即顶层实体设计文件。 选择 FileNew打开如图1.8所示新件文件对话框，选中Device File页面下的Block Diagram/Schematic File，单击OK，如图1.8a所示，建立一个空的图形设计文件，缺省名为Block1.bdf，选择FileSave As，打开BDF文件存盘对话框，保存为