何彬实验三存储器实验.docVIP

武 汉 工 程 大 学 计算机科学与工程学院 《计算机组成原理》实验报告 专业班级 网络工程01班 实验时间 2015 年 5 月 13 日 学号 姓名 何彬 实验地点 机电大楼322实验室 1305120411 指导教师 韩晓民 实验项目 实验三 存储器实验 实验类别 验证性 实验学时 2 实验目的及要求 实验目的： 熟悉CMX08+系统中存储器、寄存器、I/O、总线组成的数据通路； 掌握存储器读写操作流程； 理解CMX08+系统中数据段、代码段的设计思路。 实验内容和要求： 分别在“手动搭接”和“手动在线”模式下完成“存储器读写实验”，体会取指令、读写操作数时微命令和微操作过程。 将实验原理、实验过程和结果写入报告，下次实验前交 完成实验思考题 成 绩 评 定 表 类 别 评 分 标 准 分值 得分 合 计 实验表现 按时出勤、遵守纪律 认真完成各项实验内容 30分 报告质量 填写内容完整、体现设计过程和结果；实验总结能体现问题和收获；认真地完成实验思考题 70分 说明： 评阅教师： 韩晓民  日 期： 年 月 日 实 验 内 容 实验原理 存储器是计算机的存储部件，用于存放程序和数据。存储器是计算机信息存储的核心，是计算机必不可少的部件之一，计算机就是按存放在存储器中的程序自动有序不间断地进行工作。 本系统从提高存储器存储信息效率的角度设计数据通路，按现代计算机中最为典型的分段存储理念把存储器组织划分为程序段、数据段、内存或堆栈段，由此派生了数据总线（DBus）、指令总线（IBus）、微总线（μBus）等与现代计算机设计规范相吻合的实验环境。 实验所用的存储器电路原理如图2-3-8所示，该存储器组织由一片6116构成具有段概念的信息存储体系，该存储体系Addr由IP指针和AR指针分时提供，E/M控位为“1”时选通IP，反之选通AR。该存储器可动态变更程序源与数据源，把我们的教学实验提高到能与现代计算机设计规范相匹配与接轨的层面。 图2-3-8 存储器数据通路 “搭接”态本系统存储器由二个部分组成，详见下表： 分类 存储容量 寻址范围 程序段 256字节 0~0FF 数据段 256字节 0~0FF 实验连线 连线 信号孔 接入孔 作用 有效电平 1 MOCK CLOCK 单元手动实验状态的时钟来源 上升沿打入 2 X2 K10(M10) 源部件译码输入端X2 三八译码 八中选一 低电平有效 3 X1 K9(M9) 源部件译码输入端X1 4 X0 K8(M8) 源部件译码输入端X0 5 XP K7(M7) I/O部件奇偶标志：0=偶寻址，1=奇寻址 6 E/M K23(M23) Addr地址段定义：0=AR指针，1=PC指针 7 MWR K21(M21) 存储器写使能：0=存储器写，1=存储器读 8 LDAR K19(M19) AR地址寄存器写使能 低电平有效 9 LDPC K22(M22) PC装载与PC+1 低电平有效 存储器数据段读写操作 数据段写操作 按下流程从0址单元开始，向数据段00h~05h单元依次写入11 22 33 44 55 66。 实验结果: 数据段读操作 依次读出数据段00~05h单元的内容，这里以0址单元读出为例阐述操作流程。 执行上述流程总线单元应显示11h，若正确可按上述流程读出01h~05h单元的内容。 实验结果： 存储器程序段读写操作 程序段写操作 PC装载写操作流程： PC+1写操作流程： 重复PC+1写流程，分别对02~04写入23 45 67。 实验结果: 程序段读操作 PC装载及PC+1读操作流程 完成上流程，PC=01，总线单元显示AA，此时每按一次【单拍】按钮，PC+1，总线单元依次显示23 45 67……等内容. 实验结果： 程序与数据存储器的分段读出 分段读出流程 由上流程可知存储器组织0地址的内容有两个，其中55为程序段内容，11为数据段内容。 实验结果： 思考题 本次实验中用到了哪些寄存器，它们的作用分别是什么？ 地址寄存器，指令寄存器，数据寄存器 程序计数器需要自动完成“+1”功能，在实验系统中，是如何实现的？ 通过单拍按钮实现程序计数器的每次“+1”功能 3.锁存器和三态门在输入/输出数据时有何不同？ 三态门具有‘1’，‘0’，‘Z’三态，用于器件间信号隔离，当需要隔离的时候就置本器件为‘Z’态，那么其他器件的信号就不会对本器件内数据构成影响，例如一条数据总线上连接有两片RAM芯片（甲和乙），甲在输出