夏宇闻著作从算法设计到硬线逻辑的实现基本运算逻辑和它们的VerilogHDL模型.pdfVIP

第五章 基本运算逻辑和它们的 VerilogHDL 模型 第五章 基本运算逻辑和它们的 Verilog HDL 模型 前言 复杂的算法数字逻辑电路是由基本运算逻辑、数据流动控制逻辑和接口逻辑电路所构成 的。对基本运算逻辑的深入了解是设计复杂算法逻辑系统电路结构的基本功。虽然 Verilog 硬件描述语言能帮助我们自动地综合出极其复杂的组合和时序电路，并帮助我们 对所设计的电路进行全面细致的验证，但对于速度要求很高的特殊数字信号处理电路，其 结构还是由设计者来定夺。为了提高算法的运算速度除了提高制造工艺技术外，逻辑结构 设计是最重要的环节。而设计出结构合理的基本运算组合电路是算法逻辑结构设计的基 础，只有深入理解复杂组合电路的许多基本特点，才有可能通过电路结构的改进来提高算 法逻辑系统的基本时钟速度，为结构合理的高速复杂算法的数字逻辑系统的构成打下坚实 的基础。这部分知识应该是数字系统和计算机结构课程讲述的内容，为了使同学们能熟练 地把学过的基础知识运用到设计中去，有必要在这里把提高加法器、乘法器速度的电路结 构原理和方法简单地复习一下，并把流水线设计的概念也在这一章中引入。希望同学们能 灵活地把这些电路结构的基本概念应用到设计中，来提高设计的水平。 93 第五章 基本运算逻辑和它们的 VerilogHDL 模型 5.1 加法器 在数字电路课程里我们已学习过一位的加法电路，即全加器。它的真值表很容易写出，电 路结构也很简单仅由几个与门和非门组成。 X i Y i Ci - 1 Si Ci 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1 表 5.1 一位全加器的真值表 表中 X i 、Y i 表示两个加数，Si 表示和，Ci - 1 表示来自低位的进位、Ci 表示向高 位的进位。从真值表很容易写出逻辑表达式如下： Ci = X i Y i + Y i Ci - 1 + X i Ci - 1 Si = X i Ci + Y i Ci + Ci - 1 Ci + X i Y i Ci - 1 全加器和 Si 的表达式也可以表示为： Si = Pi ⊕ Ci 其中 Pi X i ⊕ Y i (5.1) C i = Pi ·Ci - 1 + G i 其中 Gi X i ·Y i (5.2) 5.2 式就是进位递推公式。参考清华大学出版社出