纳米CMOS器件模型与SPICE仿真.docVIP

纳米CMOS器件模型与SPICE仿真 刘谨 2010E8015967004 微电子研究所 研究意义：通常把0.35-0.8μm及其以下称为亚微米级，0.25um及其以下称为深亚微米，0.05um及其以下称为纳米级。: 在MOS器件内部电场不变的情况下,通过等比例缩小器件的纵向和横向尺寸,以增加跨导和减小电容,由此提高集成电路的性能。 理想的按比例缩小理论遵循三条规律： (1)器件的所有横向和纵向尺寸都缩小K倍(K1)； (2)阈值电压和电源电压缩小K倍； (3)所有的掺杂浓度增加K倍。 具体的分析如下： (1)漏源电流ID按比例缩小K倍； MOSFET 的漏源电流方程为 其中单位面积栅氧化层电容为 由于VDS、(VGS-VT)、W(沟道宽度) 、L(沟道长度) 、 tox(栅氧化层厚度)均缩小了K倍，COX增大K倍，因此ID缩小了K倍。 (2)门延迟时间按比例缩小K倍,即 由于VDS、ID、CL均缩小了K倍，所以td也缩小K倍 (3)由2中的计算，可得集成电路性能的功耗延迟积Pw*td缩小了K3倍； (4)因为W,L的缩小使得晶体管的面积缩小了K2倍，因此相同面积上的晶体管集成密度提高了k2 按比例缩小不足之处： (1)阈值电压不可能无限制缩小，因为阈值电压降低会引起电路抗干扰能力减弱，泄漏电流增加，不利于动态节点电平的保持，而且会引起静态功耗的增加。 (2) (3) 电源电