算法综合技术CatapultCSynthesis.pdfVIP

“算法综合技术Catapult C Synthesis” 算法综合技术 Catapult C Synthesis 算法设计到高效率硬件实现的飞跃 Catapult C Synthesis是Mentor Graphics公司研发的高级算法综合技术， 它为抽象的C设计规范到高质量的硬件实现提供了一种可行并且简捷的方式，并 且迅速为行业领先的用户所采纳。 产品主要特性： 自动化创建 RTL设计，优化硬件设计，速度比人工写 RTL代码快 20倍 支持精确比特数据类型，仿真速度比 RTL仿真快 10000倍 没有属性扩展，综合真正的无定时的 ANSI C++ 集成化的 SystemC设计流程 宏结构的假设分析可以高度优化设计 通过接口综合实现接口的假设分析 客户证明的第二代算法 C综合技术 精确的库建模不需要 RTL综合就可以精确地预测面积和速度 系统设计者和硬件设计者利用单一的 C++源统一起来 和 RTL综合器紧密集成产生快速的时序收敛 兼容 SystemC 通过工艺，接口，结构和资源约束可进行深层次的控制 在层次甘特图中图形化的显示设计瓶颈和无效性 在甘特图，源代码和原理图之间可以交叉探测 使用 XY曲线，条状图和表格汇总高效地比较设计结果 支持 ASIC和 FPGA设计；允许真正的工艺无关性 对于硬件设计者很容易学习上手 ® AcconSys Mentor/奥肯思提供支持服务 第 1 页 共 6 页 ® a service company Mentor Graphics Authorized Distributor 北京上海成都 奥肯思科技有限公司 “算法综合技术Catapult C Synthesis” 基于 C 的设计 下一代通信和视频应用的设计复杂度已经超过了传统 RTL设计方法的发展速度，传统的 RTL设计方法涉及到很多手工步骤非常耗时，例如宏构架定义，代码编写，通过 RTL综合实 现面积和速度的优化等。CatapultC综合工具使得硬件设计者转移到生产效率更高的抽象层 次，从而能够在下一代计算密集的应用中高效的进行复杂 ASIC/FPGA硬件设计。 算法 C 综合 Catapult C Synthesis是唯一的算法综合工具，能从 C++自动的产生优化的 RTL硬件描 述，比传统的 RTL方法速度快 20倍。Catapult C Synthesis有效地统一了系统设计者和硬 件设计者这两个无关的域，对于无线通信、卫星和视频图像处理等领域，这个第二代高级综 合工具加速了复杂 DSP功能的创建。通过利用系统设计者开发的无定时 C++源代码，硬件设 计者现在能从 C++模型自动创建一个准确的可重复的硬件描述，速度比传统的人工方法快的 多。整个流程不容易出错，能针对 RTL综合工具和厂商工艺产生精确优化的 RTL描述。而且， 通过多个宏结构和接口方案的深层次探测，Catapult C Synthesis 允许设计者产生同样甚 至更高质量的硬件，相对于传统的人工 RTL方法。 X-Y 图示提供可视化的反馈途径，帮助比较和对照微结构解决方案的实现结果 微结构假定性(What If)分析 传统的方法一般都只有很少的时间对不同的宏结构进行假设评估，从而导致硬件设计者 被迫作出妥协，就是提前限制选择到一定的结构，这就不可避免导致了非最优的硬件。 通过提升设计抽象层次，Catapult C Synthesis允许硬件设计者使用系统设计者的 C++ 模型代码自动产生 RTL代码。这就为算法验证和硬件实现提供了单一的源，同时对于一个给 定的设计