第讲绪论：概述EDA技术.ppt

绪论：概述EDA技术  ----电气信息工程系 考核办法： 考试采用理论和实践操作考核相结合 1.理论考核为笔试，占总成绩的40% 2.实践操作考核占总成绩的60%，由教师提出相应的实践题目，学生进行随机抽取，在 规定时间内（3小时）完成考核内容。 总评成绩：平时成绩占40%（包括考勤、课堂提问和实验记录等考核项目），期末考试成绩占60%。 以简单而典型的数字钟为例，比较一下数字 钟的传统设计方法和EDA设计方法 ，从而对 EDA技术建立起一个感性认识。 图1-1 数字钟的传统设计方法示意图 * * * * * * * * * * * * * * * * * * * * * * * * * * 四川工程职业技术学院 参考教材： 《数字系统设计与Verilog HDL（第3版）》 参考书籍： 《FPGA与SOPC设计教程---DE2实践》张志刚 《EDA技术综合应用实例与分析》谭会生 《 Verilog数字系统设计教程 》夏宇闻 《 ALtera FPGA、CPLD应用(基础篇、高级篇)》EDA先锋工作室 重点知识: 1.1 EDA技术及其发展 1.2 数字系统设计技术 1.3 数字系统设计的流程 1.1 EDA技术及其发展 各种集成芯片功能已定 2Hz 1.1 EDA技术及其发展 图1-2 数字钟的EDA设计方法示意图 由设计者编程实现特定功能 1.1 EDA技术及其发展 EDA（Electronic Design Automation） 就是以计算机为工作平台，以EDA软件工具为开发环境，以PLD器件或者ASIC专用集成电路为目标器件设计实现电路系统的一种技术。 1．电子CAD（Computer Aided Design） 2．电子CAE（Computer Aided Engineering） 3．EDA（Electronic Design Automation） 1.1 EDA技术及其发展 EDA技术的应用范畴 在FPGA上实现DSP(数字信号处理）应用 EDA技术的新发展 嵌入式处理器软核的成熟 IP(Intellectual Property自主知识产权)核 电子技术领域全方位融入EDA技术 电子领域各学科的界限更加模糊、互为包容 更大规模的FPGA和CPLD器件不断推出 IP核的广泛应用 SoC（片上系统）高效低成本设计技术的成熟 现代EDA技术的特征 （1）采用硬件描述语言（HDL）进行设计 （2）逻辑综合与优化 （3）开放性和标准化 （4）更完备的库（Library） 1.2 数字系统设计技术 1.2.1 Top-down设计 1.2.2 Bottom-up设计 1.2.3 IP复用技术与SOC Top-down设计 Top-down的设计须经过“设计—验证—修改设计—再验证”的过程，不断反复，直到结果能够实现所要求的功能，并在速度、功耗、价格和可靠性方面实现较为合理的平衡。 Bottom-up设计，即自底向上的设计，由设计者调用设计库中的元件(如各种门电路、加法器、计数器等) ，设计组合出满足自己需要的系统 缺点：效率低、易出错 Bottom-up设计 IP（Intellectual Property）：原来的含义是指知识产权、著作权，在IC设计领域指实现某种功能的设计。 IP核（IP模块）：指功能完整，性能指标可靠，已验证的、可重用的电路功能模块。 IP复用（IP reuse） IP(Intellectual Property)核 软IP--用VHDL等硬件描述语言描述的功能块，但是并不涉及用什么具体电路元件实现这些功能。 固IP--完成了综合的功能块。 硬IP--供设计的最终阶段产品：掩膜。 IP核与SOC设计 SOC： SYSTEM ON a CHIP IP核与SOC设计 复习 1.EDA的概念 2.EDA技术的特征 3.数字系统设计方法 4.IPSOC EDA（Electronic Design Automation） 就是以计算机为工作平台，以EDA软件工具为开发环境，以PLD器件或者ASIC专用集成电路为目标器件设计实现电路系统的一种技术。 （1）采用硬件描述语言（HDL）进行设计 （2）逻辑综合与优化 （3）开放性和标准化 （4）更完备的库（Library） Top-down设计 Bottom-up设计 IP核（IP模块）：指功能完整，性能指标可靠，已验证的、可重用的电路功能模块 软IP核、硬IP核、固IP核 SOC:system on chip 1.3 数字系统设计的流程 基于FPGA/CPLD 的数字系统设计流程 1. 原理图输入(Schematic diagrams ) 2