第二章__ARM处理器基础ARM7.ppt.pptVIP

第二章 ARM处理器基础 一、ARM7处理器概述 ARM7TDMI是一个32位的微处理器核， 基于精简指令集（RISC）的原理设计而成的。处理器的译码结构相对简单；处理器内含集成元件的门数相对减少，功耗降低。 ARM7微处理器核功能框图 思考与练习 1、ARM7TDMI采用几级流水线？程序是如何执行的？这与普通的8位单片机有何不同？ 2、ARM处理器支持哪两种存储格式？这两种存储格式在存储字内容上有区别吗？这两种存储格式在存储字节内容上有何区别？ 3、存储单元中可以保存程序和数据。如果从存储单元取指令，那么我们应该注意什么？如果从存储单元取数据，我们又应该注意什么？ 4、ARM7TDMI内核支持哪7种操作模式，这些操作模式各自用在什么场合？ 5、SP、LR和PC分别使用了哪个寄存器？它们分别有什么作用？ 6、ARM处理器有哪两种操作模式共用了所有的寄存器？有哪些寄存器在所有的模式下都是共用的？ 7、CPSR寄存器中哪些位用来定义处理器状态？哪些位用来定义处理器模式？ 8、描述一下如何禁止或打开IRQ中断，如何禁止和打开FIQ中断？ 9、简述ARM异常中断的分类情况？ 10、简单描述一下ARM处理器如何进入异常和退出异常？ 11、请描述一下ARM7TDMI产生异常的条件分别是什么？每种异常产生后会从哪个地址取指令？各个异常的返回指令又是什么？ 12、当多个异常同时产生时，ARM处理器会如何处理？ 13、定义R0=0假设使用存储指令STR将R0的值存放在0x4000单元中。如果存储器格式为大端格式，请写出在执行加载指令LDR将存储器0x4000单元的内容取出存放到R2寄存器操作后所得R2的值；如果存储器格式改为小端格式，所得的R2值又是多少？低地址0x4000单元的字节内容分别是多少？ 13、在ARM微处理器中，ARM7TDMI中的“TDMI”是什么含义。 Thumb状态下的寄存器集 CPSR CPSR 状态 R15 PC R14_fiq R14_irq R14_und R14_abt R14_svc R14 LR R13_fiq R13_irq R13_und R13_abt R13_svc R13 SP R7 R7（v4） R6 R6（v3） R5 R5（v2） R4 R4（v1） R3 R3（a4） R2 R2（a3） R1 R1（a2） R0 R0（a1） 通用寄存器、 程序计数器 快中断 中断 未定义 中止 管理 用户 系统 各模式实际访问的寄存器 寄存器在汇编中的名称 寄存器类别 ARM状态寄存器与Thumb状态寄存器的关系： ◎ Thumb状态的R0～R7与ARM状态的R0～R7相同； ◎ Thumb状态的CPSR和SPSR与ARM状态的CPSR和SPSR相同； ◎ Thumb状态的SP映射到ARM状态的SP（R13）； ◎ Thumb状态的LR映射到ARM状态的LR（R14）； ◎ Thumb状态的PC映射到ARM状态的PC（R15）。 * * 一、ARM7处理器概述 二、ARM处理器的数据格式 三、处理器模式与内部寄存器 四、ARM的异常处理 五、本节附录 ARM7微处理器系列特点： 1、32位嵌入式RISC处理器； 2、支持多种低功耗模式； 3、支持片上调试功能，通过JTAG连接； 4、实时中断处理系统； 5、3级指令流水线，具有很高的指令吞吐量。 1、32位ARM指令集，兼容16位Thumb 指令集； 2、不但支持32位，16位的数据类型，也支持8位数据类型； 3、和51系列相似的中断向量结构； 4、支持协处理器。 V4指令体系的特点： A[31:0]：地址总线。 D[31:0]：数据总线。 ABORT：存储器中止逻辑。 BIGEND：数据格式大端、小端控制逻辑。 MAS[1:0]：决定数据字长的控制逻辑。 nFIQ：快速中断请求逻辑。 nIRQ：通用中断请求逻辑。 DM[4:0]：处理器工作模式控制逻辑。 流水线级数越多，说明单位时间内执行的条数就越多。 计算机在执行程序时的3个步骤： 第一步是取指： 即把指令从程序存储器中取出来。取指是在处理器内核和程序存储器之间进行的； 第二步是译码： 把读到内核的指令进行解释，也就是把二进制的指令变换成电路的动作； 第三步是执行： 即按照指令的要求把门电路的动作送到指定的目标地址。 1.1 三级流水线结构 ARM处理器的取指、译码和执行3个步骤是同时进行的。 三级流水线结构的ARM7指令执行示意图 8位单片机以l2个时钟周期为一个机器周期，一个机器周期里完成对一条程序的取指、译码和执行三个步骤。