VHDL实现CDMA实验通讯系统.pdfVIP

维普资讯 第 16卷第 3期 青 岛 大 学 学 报 Vf)I_16No3 2001年9 JOURNAIOFQINGDAOUNIVERSITY Sep2001 文章编号 ：l0069798f2001)030064,03 VHDL实现 CDMA实验通讯系统 干瑞涛 (青岛大学电气及 自动化学院，青岛266071) 摘要 ：用 VHDL实现对 CDMA实验通讯系统的设计，并下载到美国LAq~FICE公司的大规 模可编程逻辑器件 ISP1032E上，完成对系统的实现。 关键词：码分多址 ；可编程逻辑器件；超高速集成 电路硬件描述语言 中图分类号 ：TP312 文献标识码 ：A 随着半导体技术的迅速发展．在现代数字系统 原，而干扰信号的频谱却被展宽；通过解码输出得到 设计中，现场可编程器件 (FPGA和 CPLD)的使用 输 出信息。 越来越广泛。与此同时，基于大规模可编程逻辑器 CDMA实验通讯系统原理总体框图如下 件的EDA(电子设计 自动化)硬件解决方案被广泛 采用。符合 IEEE一1076标准的VHDL的应用成为 新一代EDA解决方案中的首选。VHDL的应用必 将成为当前以及未来EDA解决方案的核心，更是整 个电子逻辑系统设计 的核心。严格地讲，VHDL是 一 种用来描述数字逻辑系统的 “编程语言”-，采用 类似高级语言的语句格式完成对硬件行为 的描述。 VHDL具有诸多优 点，只要开发者拥有计算机高级 语言的基础，便可以轻松地掌握VHDL，使硬件工作 圉 1 CDMA宴验通讯系统原理总体框图 软件化。许多公司研制的硬件 电路设计工具也都逐 渐向VHDL语言靠拢，使得它们的硬件 电路设计工 2 系统实现 具也能支持 VI-IDL语言。本文使用 VHDI，语言实 我们采用 自顶向下的设计方式l2J，所谓 自上而 现 CDMA实验通讯系统。 下 (TopDown)的设计方法．就是从系统总体要求出 1 CDMA实验通讯系统工作流程 发，自上而下地逐步将设计内容细化，最后完成系统 硬件的整体设计。 在控制 电路控制下，两路信源分别和各 自的地 1)ss模块可以自动生成信源 s1．s2 址码(ml，m2)异或进行扩频调制，频谱被展宽；两 2)M1模块生成扩频地址码M1序列 路信息经合路并传号差分编码后送到广义信遭，这 3)M2模块生成扩频地址码M2序列 时干扰信号加进来，但干扰信号为窄带信号：在接收 4)QQ模块生成控制信号qq 端，对接收的信息先进行传号差分解码，还原为加有 5)wT模块实现位同步的功能 干扰信号的和路信息，同时产生与发端某路信息的 6)zT模块实现字同步的功能 地址码完全相同的地址码 (本地码)，用其与和路信 7)JM模块实现解码输出的功能 息异或(模 2加)，进行解扩，从而将原信源频谱还 由于版面有限，未列出模块的程序清单。 收稿 日期：2001．06．10 作者简介 于瑞涛(1973-)．男．助理实验师．毕业于青岛海洋大学计算机应用专业。现在青岛大学电气及 自动化学院．主要从事计算机 及通信方面的教学和研究 维普资讯 剪 3朝 于瑞涛：VHD[实现 CDMA实验遁讯系统 3 主程序清单及仿真波形图