B10第9章总线。.pptVIP

第9章 微型计算机的总线 9.1 微机总线的分类和性能指标 9.2 PC机局部总线 9.3 微机系统中层次化的局部总线结构 9.4 外部总线 9.5 接口设计与驱动程序开发简述 9.1 微机总线的分类和性能指标 总线是一组能为多个部件分时共享的信息传送线，用来连接多个部件，并为之提供信息交换通路。 1. 总线的分类 按总线的层次结构分类 内部总线 局部总线 系统总线 外部总线 例1：P4 CPU的FSB频率为400MHz或800MHz，位宽为64bit。 FSB带宽：400×64/8=3.2GB/s 或 800×64/8=6.4GB/s 例2：PCI总线的频率为33.3MHz，位宽为32bit或64bit。 PCI带宽：33.3×32/8=133MB/s 或 33.3×64/8=266MB/s 9.2 PC机局部总线 1. 局部总线ISA XT总线 数据宽度为8位，由62根信号线组成，分A,B面 ISA总线(AT总线 ) PC总线的基础上增加了36根信号线 ，增加了C，D面。 1）ISA总线的主要特性 16位数据线（早期的为8位） 24位地址线（可寻址16MB存储器） 时钟频率8MHz 数据传输率16MB/s 提供11个中断请求输入 提供7个DMA通道 用于80286～PIII（个别P4微机也支持） 2）ISA总线主要信号 A0～A19（锁存的），LA17～LA23（非锁存的）（地址） D0～D15（数据） SBHE#（高字节允许） MEMR#、MEMW#、SMEMR# 、SMEMW# IOR#、IOW# AEN（地址允许，1表示处于DMA控制周期） IRQ3～IRQ7、IRQ9～IRQ11、IRQ14、IRQ15 DRQ0～DRQ3、DRQ5～DRQ7 DACK0～DACK3、DACK5～DACK7 RESET、CLK：复位及总线基本时钟，CLK=8MHz。 MEMCS16#、IOCS16#：ISA卡发出此信号确认可以进行16位传送。 I/OCHRDY：ISA卡准备好，可控制插入等待周期。 OWS#：不需等待状态，快速ISA发出不同插入等待。 I/OCHCK#：ISA卡奇偶校验错。 MASTER#：ISA主模块确立信号，ISA发出此信号，与主机内DMAC配合使ISA卡成为主模块，全部控制总线。 2. 局部总线PCI 1） PCI总线的特点 高传输率数据总线32位，可扩充到64位。总线时钟频率33MHZ或66MHZ，最高传输率可达528MB/s。 高效率可进行突发（burst)式传输。PCI控制器中集成CACHE，使CPU和外设并发工作。 具有即插即用功能全自动配置、资源分配、PCI卡内有设备信息寄存器组为系统提供卡的信息。 独立于CPU 负载能力强、易于扩展 兼容各类总线 2）PCI总线的信号 共120个引线 主要引线信号 （1）系统接口信号 CLK ：PCI系统总线时钟 最高33MHz/66MHz，最低0Hz。 PCI大部分信号在CLK的上升沿有效 （2）地址与数据接口信号 AD[31:0] ：地址、数据多路复用的输入/输出信号 在FRAME#有效的第1个时钟，AD[31:0]上传送的是32位地址，称为地址期 。 在IRDY#和TRDY#同时有效时，AD[31:0]上传送的为32位数据，称为数据期。 C/BE[3:0]# ：总线命令和字节使能多路复用信号线 地址期内是总线命令，数据期内是字节使能信号。 PAR ：针对AD[31:0]和C/BE[3:0]#进行奇偶校验的校验位 （3）接口控制信号 FRAME# ：帧周期信号 IRDY# ：主设备准备好信号 TRDY# ：从设备准备好信号 STOP# ：从设备发出的要求主设备终止当前的数据传送的信号。 LOCK# ：锁定信号 IDSEL IN：初始化设备选择信号，访问配置空间的时候作为片选 DEVSEL# ：设备选择信号，由常规访问期间被选中的从设备驱动 （4）仲裁接口信号 REQ# ：总线占用请求信号 GNT# ：总线占用允许信号 （5）错误报告接口信号 PERR# ：数据奇偶校验错误报告信号 SERR# ：系统错误报告信号 （6）中断接口信号 PCI有4条中断线，分别是INTA#、INTB#、INTC#、INTD# ，电平触发，多功能设备可以任意选择一个或多个中断线，单功能设备只能用INTA#。 3）PCI 配置空间 PCI设备内有一个256B的配置存储器，为系统提供本设备的信息及申请系统存储空间所必需的参数。 前64B的格式由PCI标准化组织定义，包含PCI接口的信息，通过它访问PCI接口。 后192B的格式由厂家自行定义 PCI主要设备信息： 制造商标识(Vendor ID)：PCI组织分配给厂家