TD-SCDMA中Viterbi译码器的硬件设计与实现.pdfVIP

维普资讯 电子设计 中文核心期刊 《微计算机信息》(嵌入式与SOC)2007年第23卷第6-2期 文章编号：1008—0570(2007)06-2-0304-02 TD—SCDMA中Viterbi译码器的硬件设计与实现 HardwareimplementationofViterbidecoderinTD-SCDMA system (重庆邮电学院信科股份有限公司3G研究院)徐 建 郑建宏 XUJIAN ZHENG JIANHONG 摘要：维特 比译码器是人们广泛采用 的卷积码 的译码器 ，在 IS一95，GSM，3GPP中都有广泛 的应用 ，本文根据 TD—SCDMA卷积 码编码方案设计 了一种采用软判决方式的维特 比译码器 ，并在实际芯片 中得到 了应用。 关键词 ：TD—SCDM_A：信道编码 ；Viterbi；Verilog；ASIC 中图分类号：TN929．533 文献标识码．A Abstract：Viterbidecoder isadoptedabroad to implementconvolutionaldecoding，ithasbeen broadly application in IS一95，GSM， 3GPP。WedesignedaViterbidecoderaccordingconvolutionalcodingschemeTD—SCDMAinthispaper，adoptssoftjudgement。It hasbeenappliedinactualchip。 KeyW ord：TD-SCDM A ；ChannelCoding；Viterbi；Verilog；ASIC TD—SCDMA系统中卷积编码的方案如下： 引 言 R=l2／生成多项式为：Gn：1+D+D+D+D。，Gl：1+D+D+D 卷积码的概率译码算法有很多种。1957年Wozencraft首先 D5+D +D。。 提出序列译码。1963年Fano提出改进算法：一次考察一条路 R=l3／生成多项式为：G0：1+D+D+D+D+D+D。，Gl：1+D+ 径 Viterbi于1967年提出的最大似然译码算法，由于其最优的 D+D+D+D8G2：1+D+D+D+D。。 性能和相对适中的复杂度，在低约束长度的卷积码应用中得到 1．2卷积编码的Viterbi译码算法 普遍的应用。 Viterbi译码算法属于概率译码。Viterbi译码的主要思想是 与分组码不同 ，卷积码实际上是一个有限状态机 ，卷积码 分段接收编码序列 ，并且分段判断网格图上可能发送的序列， 的概率译码就是搜遍网格图中所有的路径 ，找出最有可能的序 通过这种部分最优化的迭代取得整个译码序列的最优化。根据 列。若卷积码为(n，k，L)，假定全部码字长度为N，则实际上网 后验概率计算方法的不同，Viterbi算法又可分为硬判决和软判 格图中的路径共有2 条。可以看出路径总数随着全部码字 决译码。译码过程中采用汉明距离累加的方法称为硬判决，采用 长度和卷积码的状态数量的增加而急剧增加。而在 目前的计算 欧氏距离称为软判决译码。软判决译码性能上比硬判决性能要 条件下，比较所有路径的概率是不可能的，必须在一个局部范围 好，因为一是软判决输入码字没有经过判决，包含了信道差错的 内寻找最优路径，Viterbi算法就是根据上述思想提出的一种最 原始信息；二是软判决译码过程中几乎不会出现硬判决译码中 大似然译码算法。由于其 良好的性能，Viterbi在 3GPP，GSM，IS一 的结现象，因此降低了差错概率，同时还可以通过软输出进一步 95和DVB系统中有广泛的应用。