数字秒表仿真结果.docVIP

六十进制计数器模块仿真 图1 图2 图1、图2均为二十四进制计数器仿真波形图 CLK：时钟信号 RST：复位信号 低电平清零 En：置数端 低电平不让它继续计数 qb、qa：分别为输出数的十位个位，qb取值范围为0-5，qa取值范围为0-9 rco：进位信号，当qb=5，qa=0, rco=0时，clk上升沿来到后，qb=0, qa=0, rco=1； 当qb=5，qa=0, rco=1时，clk上升沿来到后，qb=0, qa=0, rco=0 二十四进制计数器模块仿真 图2-1 图2-2 图2-1，图2-2 均为二十四进制计数器仿真波形图 CLK：时钟信号 RST：复位信号 低电平清零 En：置数端 低电平不让它继续计数 qb、qa：输出的四位二进制数，分别对于要输出数的十位个位 分频器模块仿真 因时钟脉冲（为256hz）通过分频器256分频后频率（为1hz），仿真波形显示前一小段，不能看出输出规律，所以做仿真是用3分频后的波形，真正在实验箱上是256分频。 图3-1 CLK：输入分频前的时钟信号 RST：复位信号 低电平清零 Clkout：输出分频后的时钟信号 LED显示模块仿真 Clk：时钟信号 s1，s2，s3，s4，s5，s6:输入的的四位二进制数 led：输出的七位二进制数，对应数码管脚的输出gfedcba wei:输出的三位而进制数（输出范围为000-101），控制led输出， 当wei=000时，led输出s1对应的十进制数的数码管脚gfedcba 当wei=001时，led输出s2对应的十进制数的数码管脚gfedcba 当wei=010时，led输出s3对应的十进制数的数码管脚gfedcba 当wei=011时，led输出s4对应的十进制数的数码管脚gfedcba 当wei=100时，led输出s5对应的十进制数的数码管脚gfedcba 当wei=101时，led输出s6对应的十进制数的数码管脚gfedcba 顶层仿真 因时钟脉冲（为256hz）通过分频器256分频后频率（为1hz），仿真波形显示前一小段，不能看出输出规律，所以做仿真是用3分频后的波形，真正在实验箱上验证是再改。 CLK：时钟信号 RST：复位信号 低电平清零 En：置数端 低电平不让它继续计数 led：输出的七位二进制数，对应数码管脚的输出gfedcba wei:输出的三位而进制数（输出范围为000-101），控制led输出， 当wei=000时，led输出对于秒钟的个位 当wei=001时，led输出对于秒钟的十位 当wei=010时，led输出对于分钟的个位 当wei=011时，led输出对于分钟的十位 当wei=100时，led输出对于时钟的个位 当wei=101时，led输出对应时钟的十位 2