数字钟设计(带仿真图).docVIP

数字钟的设计 一．设计要求： 1）采用小时制，要有时/分/秒显示，显示采用LED数码管时间可调整采用+5V电源供电。 图1 数字时钟线路原理框图 四．原理图设计 我们这次做的数字钟总体分为四个部分，晶体振荡部分、计数部分、译码显示部分和校时部分。 图2 数字时钟整体原理图 五．各部分定性说明以及定量计算： （一）晶体振荡部分 由于要产生稳定的1Hz的脉冲信号，所以选用石英晶体振荡器。选用的石英晶体振荡器的频率是32768Hz的，故需对其分频。用CD4060分得2Hz的频率后再用CD4013双D触发器得到1Hz的频率。原理图如下。 图3 晶体振荡部分原理图 振荡部分使用的元器件主要有：1片CD4060，1片CD4013，1个3276Hz的晶体振荡器，1个22兆欧的电阻，1个20Pf和1个30Pf的电容。 图4 CD4013引脚图 （二）计数部分 时计数采用二十进制，分与秒计数采用六十进制。用74HC390芯片计数。 图5 二十四进制原理图 图6 74HC390引脚图 输入 输出 R01 R02 S91 S92 CPA CPB QD QC QB QA 1 1 0 × × × 0 0 0 0 1 1 × 0 × × 0 0 0 0 0 1 1 × × 1 0 0 1 0 1 1 × × 1 0 0 1 R01 R02=0 S91 S92=0 CP 0 二进制计数 0 CP 五进制计数 CP QA 8421码十进制计数 QD CP 5421码十进制计数 表1 74HC390功能表 CPA接计数脉冲信号，将QA与CPB相连，这样就选择了74HC390的8421码十进制计数。 图7 六十进制原理图 秒个位计数单元为１０进制计数器，无需进制转换，只需将ＱA与ＣＰB相连即可。ＣＰA与１ＨZ秒输入信号相连，ＱC可作为向上的进位信号与十位计数单元的ＣＰA相连。 秒十位计数单元为６进制计数器，需要进制转换。将10进制计数器转换为６进制计数器的电路连接方法如图7所示，其中ＱC可作为向上的进位信号与分个位的计数单元的ＣＰA相连。 分个位和分十位计数单元电路结构分别与秒个位和秒十位计数单元完全相同，只不过分个位计数单元的ＱC作为向上的进位信号应与分十位计数单元的ＣＰA相连，分十位计数单元的ＱC作为向上的进位信号应与时个位计数单元的ＣＰA相连。 时个位计数单元电路结构仍与秒或个位计数单元相同，但是要求，整个时计数单元应为24进制计数器，不是１０的整数倍，因此需将个位和十位计数单元合并为一个整体才能进行24进制转换。利用１片７４ＨＣ３９０实现24进制计数功能的电路如图5所示。 （三）译码显示部分 选择ＣＤ４５１１作为显示译码电路；选择ＬＥＤ数码管作为显示单元电路。由CD4511把输进来的二进制信号翻译成十进制数字，再由数码管显示出来。这里的LED数码管是采用共阴的方法连接的。 图 8 译码显示部分原理图 图 9 共阴数码管引脚图 图10 CD4511引脚图 （四）校时部分 数字钟应具有分校正和时校正功能，因此，应截断分个位和时个位的直接计数通路，并采用正常计时信号与校正信号可以随时切换的电路接入其中。当开关J2打向下时，就选择了对分的校对；J2打向上，开关J3打向下就选择了对时的校对。 实际使用时，因为电路开关存在抖动问题，所以一般会接一个RS触发器构成开关消抖动电路，所以整个较时电路就如图10所示。 图 10 校时部分原理图 六．在设计过程中遇到的问题及排除措施： 在做仿真的时候用1Hz的输入信号是不能让计数部分和译码显示部分正常工作，必须的采用两百多赫兹或更高的信号才能正常工作。至于其原因，现在也没弄明白。 计数部分在实验台上接好线后，输入电源进行工作时，发现秒计数正常，为六十进制，而分与时的计数却发生错误，不能计数。对造电路图检查接线，发现接线并未错误。就怀疑是实验台和导线有问题，换了实验台测了每根导线后还是存在先前的问题。快要气馁的时候突然想到是不是电路图有问题，于是检查电路图，终于发现问题的所在。在秒向分传递信号和分向时传递信号的地方出了错，本该接在Qc端却都错接在了Qd端。改正