eda考题(曾洁出).docVIP

填空： 1、VHDL的三种常用的描述风格为 、 和 。 2、一个完整的VHDL程序，至少应包括三个基本组成部分： 、 和 。 3、用MAX+PLUSII进行VHDL文本编译时，其项目名应与 和 相同。 4、VHDL语句可分为 和 。 5、VHDL中的端口方向有 、 、 和 。 单项选择： 1、将电路的高级语言描述转换为低级的，可与FPGA/CPLD或构成ASIC的门阵列基本结构相映射的网表文件的过程称为（ ）。（考点：综合的概念） A综合 B逻辑分割 C布局布线 D 适配 E仿真 2、VHDL语言是（ ）。（考点：什么是VHDL） A一种计算机操作系统 B一种类似于C语言的软件编程语言 C一种硬件描述语言 D一种汇编语言 3、PLD是（ ）。（考点：什么是PLD） A一种含CPU的微处理器 B一种全定制的专用集成电路 C 一种标准的逻辑器件 D 一种由用户构造功能的数字集成电路 4、一个PLD在实际使用时，由于掉电后会丢失原有的逻辑功能，因此需要为其配置一个专用ROM，这个PLD所采用的编程元件为（ ）（考点：SRAM的编程特性） A 熔丝型开关 B EPROM的编程元件 C EEPROM的编程元件 D基于SRAM的编程元件 5、若a=“0101”，b=“1100”，则ba=（ ）（考点：符号的含义） A B C“0100” D“1101” 多项选择： 1、下列描述中， 是关于CPLD的， 是关于FPGA的。 高集成度、高速度。 B确定型的互连结构 C统计型的互连结构 D 单元粒度小，功能弱 E单元粒度大，功能强 F逻辑功能可自定义 G 使用在系统可编程（ISP）技术 H 由可编程逻辑块、可编程的I/O块及可编程的互连资源组成 2、数字系统的自顶而下的设计过程按顺序为： A确定算法 B系统任务分析 C系统逻辑描述 D功能模块划分 E系统电路级设计及仿真 F物理实现及测试 3、用MAX+PLUSII进行FPGA/CPLD设计的步骤按顺序为： A设计输入 B系统编译、综合及适配 C编程下载 D软件仿真 E硬件验证 改正以下描述中的错误，简要说明原因： 三态门电路：(考点：bit及std_logic的取值，库的调用) entity tristate is port(en,din:in bit; dout:out bit); end tristate; architecture art of tristate is begin process(en,din) begin if en=1 then dout=din; else dout=Z; end if; end process; end art; 计数器：(考点：buffer及out的区别，重载函数“+”及库的调用) library ieee; use ieee.std_logic_1164.all; entity counter is port(clk:in std_logic; count:out std_logic_vector(3 downto 0)); end counter; architecture art of counter is begin process(clk) begin if clkevent and clk=1 then count=count+1;end if; end process; end art; 奇偶校验电路：(考点：信号及变量的赋值及定义的区别) library ieee; use ieee.std_logic_1164.all; entity parity is port(datain:in std_logic_ve