PCB信号完整性分析.docVIP

PCB信号完整性分析 电子设备的组装设计就必须考虑信号完整性的设计与实现问题，在模拟电路中，由于采用的是单频或窄频带信号，实现电路功能最关心的是信噪比，通常不需要讨论信号波形和波形畸变。但是，在数字电路中实现电路功能的方式发生了根本性的变化:采用的信号为周期脉冲，工作的方式是突发性的，逻辑关系成为核心，需要严格保证时间间隔和时序关系。于是，就提出了保证信号完整性的设计要求。 一般可以认为信号完整性应该包括如下几点含义:信号的波形畸变应该控制在一定的范围之内，信号流的时序图能满足逻辑要求，在突发状态下信号的产生与传输过程平稳。信号完整性的破坏主要来源于两个原因，首先是由于外界干扰，特别是传导通道的干扰包括传输通道阻抗失配造成的反射影响，破坏了原来的波形;其次，数字信号在传播时会自然地发生频谱分散效应，改变了原来的波形。 当时钟频率比较高时，例如时钟达到10MHz以上或脉冲的边沿时间达到1ns 以下时，我们会发现将信号传输到预想的地方并不很容易，有许多因素会影响信号完整性问题，其中包括抖动、延迟、地电位弹跳、反射、串扰、开关噪声、电源失配、衰减、脉冲展宽、时序混乱等问题。 信号完整性问题总是要涉及信号的整个过程，因此，信号完整性保证需要整个信号工作的物理环境来实现。为此，有必要建立信号完整性系统模型。信号完整性系统模型应该包括完整信号源、信号的物理协调通道、信号完整接收三个部分。三个部分主要内容如下: (1)完整信号源:保证产生信号的完整性。其中包括电源保证、噪声的滤除、地电位、共模消除、输出阻抗保证等内容。 (2)信号的物理协调通道: 保障信号在传输中不发生改变。其中包括:串音、延时、通道陷落、反射和谐振、带宽、衰减、阻抗控制、电路链接等等。 (3)信号完整接收:保证无失真地高效率地接收。其中包括:输入阻抗匹配、接地处理、多端网络互阻抗、退耦电容、滤波电容、输入网络信号分配和信号保护等问题。信号完整性系统模型可以示意地画成下图的形式。 图1，信号完整性系统模型 当对产品进行信号完整性(SI)分析或设计时，以下是主要考虑的几个方面: 1)频率:信号涉及的频谱范围? 实现电路功能对信号频谱的要求? 2)幅度:信号的能量水平和强度要求如何，所需要保证的功率有多大? 3)时间:信号是连续的(周期信号)，或者只在一定的周期中发生和工作(例如，磁盘的写周期或网络的突发传输阶段)? 4)阻抗:信号源输出、传输通道和接收单元的阻抗都是多少?传输过程的阻抗不连续性? 5)串扰:发射设备的干扰? 射频电流经结构进入电路的情况，结构尺寸等于波长的显著主部或“上升时间”的主部尺寸，分布参数( 电容、电感、连接阻抗)形成的新通道？ 6)逻辑和传输延迟:时序要求?通道延迟?频率迁移效应?容性负载的处理? 1.反射噪声 信号反射噪声的形成：反射就是在传输线上的回波，信号功率的一部分经传输线传给了负载，另一部分则向源端反射，反射是造成上冲、下冲和振铃的直接原因，是高速电路中最常见的信号完整性问题。在高速PCB设计中，可以把导线等效为传输线，而不是集中参数电路中的导线，通过考察其在不同频率下的阻抗，来研究其传输效应。图1是传输线模型，传输线上的阻抗不连续会导致信号反射，传输线上反射信号的大小取决于传输线阻抗Z0与负载阻抗ZL的差别。反射信号与原信号的比值， 图2 传输线模型 称为反射系数KR，其值为：KR=（ZL-Z0）/(ZL+Z0)当R0=ZL=Z0时，KR=0，不会发生反射；KR=1,-1时，负载开路或短路，信号全部发射回去。在高速数字系统中，减小和消除反射的方法是根据传输线的特性阻抗在其发送端或接收端进行终端阻抗匹配，从而使反射系数为零。端接方法有并联端接和串联端接两种。 多网络间的串扰问题： 串扰是信号线之间不希望有的耦合， 分容性串扰和感性串扰两种。 容性串扰就是信号线间的容性耦合，当信号线在一定程度上靠得比较近时就会发生容性耦合，引发耦合电流从而导致电磁干扰。在PCB上布两条靠近的走线，很容易产生耦合电容，由于这种耦合电容的存在，在一条走线上的快速电压变化会在另一条走线上产生电流信号， 即耦合电流。耦合电容的大小:C=W*L*εe*εr/d，当d越小C越大，大多数耦合电容是靠近放置两条平行走线引起的，走线距离越近耦合电容越大，引发的容性串扰越严重。 对高速PCB进行布线时，如果布线空间较小或布线密度较大时，串扰问题就非常严重，它造成的电磁干扰严重影响电路的信号。为了减少串扰，布线时可以采用以下措施：对串扰敏感的信号线进行适当的端接，通过阻抗匹配减少耦合电容从而减少串扰； 尽量增大平行走线的信号线之间的距离以减小容性串扰；在串扰较严重的两条平行走线的信号线之间插入一条地线可以减小容性串扰,但是这根地线需要每隔1/