延迟线数字电源控制器.docVIP

下载本文档

6
0
约小于1千字
约 1页
2018-04-10 发布于重庆
举报
版权申诉

延迟线数字电源控制器.doc

1、本文档共1页，可阅读全部内容。
2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
5、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
6、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
7、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
8、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

延迟线数字电源控制器,数字电源控制器,无线电源控制器,电动车控制器电源线,电源控制器,酒柜控制器数字电子,酒柜控制器温度数字,双电源控制器,时序电源控制器,湿度控制器数字电子

最近在研究这方面的东西,现在对于延迟线原理有点困扰.delay2line 结构的原理是:随着电源电压的降低,标准CMOS 逻辑门的延迟时间增加. 在一阶情况下,延迟时间td 和电源电压VDD有如下关系: td KVDD/ VDD - Vth 2 ,其中Vth是MOS 管的阈值电压, K 是一个与器件、工艺和负载有关的常数. 当电源电压远大于阈值电压时,可以认为td 与VDD成反比.Delay2line A/ D 的结构如图2 所示,该结构在两个控制信号: test 、sample 作用下工作. test 信号为“0”时所有的延时单元 delay cell 清零,即t1 , t2 , t3 , ?, tn 都为“0”. test 信号置“1”后, t1 , t2 , t3 , ?, tn 相继跳变为“1”,而且跳变的时间间隔相等,都为td. 从test 信号置“1”,经过一个固定的时间间隔, sample 信号有效,延时链上的信号t1 , t2 , ?, tn 被采样到q1 , q2 , ?, qn 上. 采样的信号是111 ?000 的形式,即前面的若干位为“1”,后面的为“0”. 而且,加在延时单元上的电源电压 VDD 越高,采样信号 q1～ qn 中的“1”越多. 采样信号经过译码电路 decoder ,得到输出 e . 下载 501.42 KB 2009-5-15 16:34 疑问:如果按照延迟原理,假设输出为3位,则需要8个延迟单元,当电压最大时,输出当电压最小时,输出则最小电压对应的延迟时间为最大电压的8倍,即要求延迟时间对电压有很高的敏感性.而实际中,最大电压与最小电压之差,即量化范围只有几百毫伏而已,如何设计延迟单元,使的延迟时间特性达到需要.另外,如果位数提高的话,则需要更苛刻的特性,我不知道是我对原理理解有误,还是有没有考虑到的地方.希望高手不吝赐教!