wjyl教程05.pptVIP

第5章：主存储器 教学重点 5.1 半导体存储器 5.1.1 半导体存储器的分类 半导体存储器的分类 1.随机存取存储器RAM 2.只读存储器ROM 掩膜ROM：信息制作在芯片中，不可更改 PROM：允许一次编程，此后不可更改 EPROM：用紫外光擦除，擦除后可编程；并允许用户多次擦除和编程 EEPROM（E2PROM）：采用加电方法在线进行擦除和编程，也可多次擦写 Flash Memory（闪存）：能够快速擦写的EEPROM，但只能按块（Block）擦除 5.1.2 半导体存储器芯片的结构 1. 存储矩阵 每个存储单元具有一个唯一的地址，可存储1位（位片结构）或多位（字片结构）二进制数据 存储容量与地址、数据引脚个数有关： 芯片的存储容量 ＝存储单元数×存储单元的位数＝2M×N M：芯片的地址引脚个数 N：芯片的数据引脚个数 2. 读写控制 片选信号：芯片选中CS*、芯片允许CE* 有效时，可以对该芯片进行读写操作 无效时，不能读写，功耗低 读控制信号：输出允许OE* 有效时，芯片内数据读出 对应存储器读信号MEMR* 写控制信号：写入允许WE* 有效时，数据进入芯片 对应存储器写信号MEMW* 5.1.3 半导体存储器的主要技术指标 1. 存储容量 对于厂商：位容量 对于用户：存储单元数×每个单元的存储位数 2. 存取速度 存取时间TA（Access Time）：指从读/写命令发出，到操作完成所经历的时间。 存取周期TAC（Access Cycle）：指两次存储器访问所允许的最小时间间隔 存储器带宽：数据传输率 5.2 随机存取存储器 随机存取存储器 可以从任意位置开始读写，存取位置可以随机确定，只要给出存取位置就可以读写内容，存取时间与所处位置无关 随机存取存储器＝半导体读写存储器 按随机存取方式、可读出也可写入的存储器 半导体读写存储器有易失性（Volatile） 断电后原保存信息丢失 5.2.1 SRAM SRAM的基本存储单元是触发器电路 每个基本存储单元存储二进制数一位 SRAM的主要优势 速度快、无需刷新、控制电路简单 常用的小容量SRAM芯片 6116（2K×8）、6264（8K×8）、 62128（16K×8）、62256（32K×8）、 62512（64K×8） 更大容量的SRAM 628128（128K×8）、628512（512K×8） SRAM 6116（以HM6116为例） HM6116的读周期 TAA读取时间 地址开始有效到数据输出的时间 TRC读取周期 地址一直维持有效的时间 HM6116的写周期 TWC写入周期 地址一直维持有效的时间 HM628512 5.2.2 DRAM DRAM基本存储单元是单个MOS管 配备“读出再生放大电路”进行刷新 DRAM的主要优势 容量大、功耗低、价位低 传统的DRAM芯片 2164/4164（61K×1） 21256/41256（256K×1） 414256（256K×4） 常见位片结构，也有4、8、16甚至32位的字片结构，还有存储模块形式 DRAM 4164（以MCM4164CP为例） 存储结构：64K×1 8个地址引脚：A7 ~ A0 2个地址选通引脚 行地址选通RAS* 列地址选通CAS* 2个数据引脚 数据输入D（DIN） 数据输出Q（DOUT ） 1个控制引脚 读写控制W*（WE*） MCM4164的读周期 MCM4164的写周期 DRAM的刷新 DRAM内部 有“读出再生放大电路”的刷新电路 设计有仅行地址有效的刷新周期 每次刷新一行存储单元 存储系统的外部刷新控制电路 将刷新行地址同时送达所有DRAM芯片 所有DRAM芯片同时进行一行的刷新 在一定时间间隔内启动一次刷新 每次行地址增量 MCM414256 存储结构：256K×4 9个地址引脚：A8 ~ A0 2个地址选通引脚 行地址选通RAS* 列地址选通CAS* 4个数据引脚：DQ3~DQ0 2个控制引脚 输出允许G* 读写控制W*（WE*） 高性能DRAM FPM DRAM（快页方式DRAM） 同一行的传送仅改变列地址 页内访问速度加快 EDO DRAM（扩展数据输出DRAM） 数据输出有效时间加长（扩展） SDRAM（同步DRAM） 公共的系统时钟，没有等待状态 支持猝发传送，内部采用交叉存储 DDR DRAM（双速率DRAM） 同步时钟前沿和后沿各进行一次数据传送 RDRAM（Rambus DRAM） Rambus公司专利技术，全新设计 5.3 只读存储器 正常的工作状态，ROM只能读出 特殊的编程状态，多数ROM芯片也能写入 ROM芯片的集成度较高，但速度较DRAM还要慢，一般用来保存固定的程序或数据 ROM芯片数据可长期保存，掉电亦不丢失，属于非易失性存储器